Dieses Designbeispiel zeigt die Verwendung einer hardwarebeschleunigten Prüfsummenkomponente zur Berechnung der Prüfsumme eines Datenpuffers im Speicher. Der Prüfsummenbeschleuniger besteht aus drei Unterkomponenten:
- Prüfsummenrechner
- Host lesen
- Prüfsummencontroller
Abbildung 1: Prüfsummenbeschleuniger-Blockdiagramm
Alle Komponenten enthalten Avalon® Schnittstellen und können miteinander verbunden werden, um den Prüfsummenbeschleuniger zu bilden. Sie können alle Komponenten durch eine andere funktionsäquivalente Komponente ersetzen. Sie können beispielsweise die Controller-Komponente durch eine Zustandsmaschine ersetzen, die eigenständig läuft.
In diesem Beispiel ist der Controller mit einem Nios II Prozessor verbunden. Der Prozessor teilt der Controller-Komponente die Basisadresse des Speicherpuffers und die Datenlänge mit. Sobald der Lese-Host diese Informationen erkennt, liest er kontinuierlich Daten aus dem Speicher und übergibt sie an den Prüfsummenrechner für den Prüfsummenvorgang.
Wenn die Prüfsummenberechnung für alle Daten durchgeführt wurde, stellt der Rechner dem Controller ein gültiges Signal sowie das Prüfsummenergebnis aus. Der Controller setzt dann das DONE-Bit im Statusregister und setzt auch das Interrupt-Signal fest. Sie sollten das Ergebnis nur vom Controller lesen, wenn das DONE-Bit und das Interrupt-Signal bestätigt werden.
Diese Beschleunigerkomponente unterstützt sowohl die 32-Bit- als auch die 64-Bit-Datenchecksummenberechnung. Der Beschleunigungsfaktor für die hardwarebeschleunigte Prüfsummenimplementierung im Vergleich zur Software-Prüfsumme beträgt bis zu 30 für 32-Bit-Daten und bis zu 60 für 64-Bit-Daten.
Dieses Designbeispiel soll mit dem Nios II Embedded Evaluation Kit (NEEK) Cyclone III Editionverwendet werden.
Hardware-Designspezifikationen
Das Design enthält die folgenden Komponenten:
- Nios II Prozessor (Nios II/f schneller Kern)
- DDR SDRAM Hochleistungs-Controller
- Avalon Memory-Mapped-Pipeline-Bridge
- Leistungsmesser
- Intervall-Timer
- Drucktaste parallele I/O (PIO)
- LED PIO
- JTAG-UART
- Peripheriegerät zur Systemidentifizierung (ID)
- Prüfsummencontroller
- Prüfsummenrechner
- Host lesen
Anhand dieses Designbeispiels
Laden Sie zum Ausführen dieses Beispiels die altera_avalon_checksum_de.zip herunter und entpacken Sie sie auf Ihre Festplatte. Befolgen Sie dann die Anweisungen in der datei readme.doc in der .zip-Datei.
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.