Dieses Beispiel beschreibt ein 8-Bit-Multiplikator-Design ohne Vorzeichen mit registrierten I/O-Ports in VHDL. Synthesetools erkennen Multi-Adder-Designs im HDL-Code und inferieren altmult_add-Megafunktion.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
- laden Sie unsignedmult_add.zip herunter
- Laden Sie die nichtsignierte README-Datei für Multiplikator-Adder herunter
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1. Auflistung nicht zugewiesener Multiplikator-Adder-Ports
Beschreibung des Port-Namentyps | ||
---|---|---|
a, b, c, d | Eingabe | 8-Bit-Eingänge für Multiplikator-Adder-Einheit |
Clk | Eingabe | Uhr |
ACLR | Eingabe | Nicht mehr klar |
Ergebnis | Ausgabe | 16-Bit-Ausgabe der Multiply-Adder Unit |