VHDL: Unsigned Multiplikator mit registriertem I/O

author-image

Von

Dieses Beispiel beschreibt ein 8-Bit-Multiplikatordesign ohne Vorzeichen mit registrierter I/O in VHDL.

Abbildung 1. Diagramm ohne vorzeichengebundenen Multiplikator auf oberster Ebene.

Laden Sie die in diesem Beispiel verwendeten Dateien herunter:

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.