Dieses Beispiel beschreibt ein 8-Bit-Multiplikatordesign ohne Vorzeichen mit registrierter I/O in VHDL.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
- unsigned_mult.zip herunterladen
- Herunterladen eines nichtsignierten Multiplikators mit registrierter I/O README-Datei
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1. Nichtsignierte Multiplikator-Port-Listung
Beschreibung des Port-Namentyps | ||
---|---|---|
a[7:0], b[7:0] |
Eingabe | 8-Bit vorzeichenlose, registrierte Dateneingaben. Bei jedem Taktzyklus werden Eingabedaten in den Multiplikator eingespeist |
Clk | Eingabe | Takteingang |
Klar | Eingabe | Keine klare Eingabe |
Ergebnis[15:0] | Ausgabe | 16-Bit registrierte Datenausgabe |