Dieses Beispiel beschreibt ein ein Bit breites, 64-Bit langes Shift-Register in VHDL. Synthesetools können Gruppen von Schichtregistern erkennen und automatisch auf die altshift_taps Megafunktion schließen. Die Implementierung kann in Geräteblock-Speicherressourcen je nach Zielgerätearchitektur erfolgen.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1 listet die Ports im 1x64-Shift-Register-Design auf.
Tabelle 1. 1x64 Shift Register-Port-Listung
Beschreibung des Port-Namentyps | ||
---|---|---|
sr_in | Eingabe | Umschaltregistereingabe |
Aktivieren | Eingabe | Shift Enable Input (Umschalt-Aktivierungseingabe) |
Clk | Eingabe | Takteingang |
sr_out | Ausgabe | Shift-Register-Ausgabe |