VHDL: 1x64-Shift-Register

author-image

Von

Dieses Beispiel beschreibt ein ein Bit breites, 64-Bit langes Shift-Register in VHDL. Synthesetools können Gruppen von Schichtregistern erkennen und automatisch auf die altshift_taps Megafunktion schließen. Die Implementierung kann in Geräteblock-Speicherressourcen je nach Zielgerätearchitektur erfolgen.

Abbildung 1. 1x64 Shift-Register-Top-Level-Diagramm.

Laden Sie die in diesem Beispiel verwendeten Dateien herunter:

Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.

Tabelle 1 listet die Ports im 1x64-Shift-Register-Design auf.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.