Verilog HDL: Parameterisierter Zähler

author-image

Von

Dieses Beispiel zeigt, wie Sie eine LPM-Funktion in Verilog HDL instanziieren. In diesem Fall wird ein LPM_COUNTER mit den Ports aclr, clock und q instanziiert. Die Parameterwerte werden mit dem Schlüsselwort defparam festgelegt, wie im roten Text dargestellt. Sowohl die Port-Zuordnung als auch die Parameternamen werden vom Operator period (.) nach dem Variablennamen bezeichnet. In diesem Fall ist die Variable u1.

Weitere Informationen zur Verwendung dieses Beispiels in Ihrem Projekt siehe:

check_lpm.v

Modul check_lpm (CLK, Reset, q);
Port-Deklaration

eingabe   clk;   Eingabe-Reset;
Ausgabe  [7:0] q;

lpm_counter u1 (.aclr(reset), .clock(clk), .q(q));
defparam u1.lpm_width= 8;
defparam u1.lpm_direction=

"UP"-Endmodul

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.