Dieses Beispiel beschreibt einen 8-Bit-Multiplikator mit registriertem I/O in Verilog HDL. Synthesetools erkennen Multiplikatordesigns in HDL-Code und inferenten lpm_mult Megafunktion.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
- laden Sie signed_mult_v.zip herunter
- Herunterladen des unterzeichneten Multiplikators mit registrierter I/O README-Datei
Die Verwendung dieses Designs unterliegt den Bedingungen der Intel® Design Example Lizenzvereinbarung.
Tabelle 1. Liste der unterzeichneten Multiplikator-Ports
Port-Name |
Typ |
Beschreibung |
---|---|---|
a[7:0], |
Eingabe |
Registrierte 8-Bit-Dateneingaben mit Unterschrift in die Multiplikatoreinheit. Die Eingabedaten werden dem Multiplikator für jeden Taktzyklus zugeführt. |
Clk |
Eingabe |
Uhr. |
out[15:0] |
Ausgabe |
Ausgabe einer Multiplikatoreinheit mit 16-Bit-Vorzeichen. |