Dieses Beispiel beschreibt ein 8-Bit-Gray-Code-Zähler-Design in Verilog HDL. Die Gray-Code-Ausgänge unterscheiden sich in nur einem Bit für alle zwei Ergebniswerte.
Laden Sie die in diesem Beispiel verwendeten Dateien herunter:
Tabelle 1. Gray-Counter-Port-Listung
Beschreibung des Port-Namentyps | ||
---|---|---|
Clk | Eingabe | Takteingang |
Aktivieren | Eingabe | Eingabe aktivieren |
Zurücksetzen | Eingabe | Eingabe zurücksetzen |
gray_count[7:0] | Ausgabe | 8-Bit-Datenausgabe |