Status
Launched
Einführungsdatum
Q2'19

Ressourcen

Logikelemente (LE)
2208075
Adaptive Logik-Module (ALM)
748500
ALM-Register (Adaptive Logic Module)
2994000
Fabric- und I/O-Phasenregelkreise (PLLs)
28
Maximaler integrierter Speicher
235 Mb
Blöcke für die digitale Signalverarbeitung (DSP)
6250
Format für die digitale Signalverarbeitung (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Hard Processor System (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Hard Crypto Blöcke
0
Festspeichercontroller
Ja
External Memory Interfaces (EMIF)
DDR4, QDR IV

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
720
I/O-Standards-Unterstützung
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Maximale LVDS-Paare
360
Maximale Non-Return to Zero (NRZ) Transceiver
20
Maximale Non-Return to Zero (NRZ) Datenrate
58 Gbps
Maximale Pulse-Amplitude Modulation (PAM4) Transceiver
16
Maximale Pulse-Amplitude Modulation (PAM4) Datenrate
116 Gbps
Transceiver Protocol Hard IP
CXL, PCIe Gen5, 10/25/50/100/200/400G Ethernet

Innovative technische Funktionen

Hyper-Register
Ja
FPGA-Bitstrom-Sicherheit
Ja

Package-Spezifikationen

Paketoptionen
R2957A

Zusätzliche Informationen