Status
Launched
Einführungsdatum
Q2'21
Lithographie
10 nm

Ressourcen

Logikelemente (LE)
2308080
Adaptive Logik-Module (ALM)
782400
ALM-Register (Adaptive Logic Module)
3129600
Fabric- und I/O-Phasenregelkreise (PLLs)
15
Maximaler integrierter Speicher
246 Mb
Blöcke für die digitale Signalverarbeitung (DSP)
1640
Format für die digitale Signalverarbeitung (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Hard Processor System (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Hard Crypto Blöcke
2
Festspeichercontroller
Ja
External Memory Interfaces (EMIF)
DDR4, QDR IV

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
480
I/O-Standards-Unterstützung
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Maximale LVDS-Paare
240
Maximale Non-Return to Zero (NRZ) Transceiver
16
Maximale Non-Return to Zero (NRZ) Datenrate
32 Gbps
Maximale Pulse-Amplitude Modulation (PAM4) Transceiver
12
Maximale Pulse-Amplitude Modulation (PAM4) Datenrate
58 Gbps
Transceiver Protocol Hard IP
CXL, PCIe Gen5, 10/25/50/100/200/400G Ethernet

Innovative technische Funktionen

Hyper-Register
Ja
FPGA-Bitstrom-Sicherheit
Ja

Package-Spezifikationen

Paketoptionen
R1805A

Zusätzliche Informationen

URL für weitere Informationen