Status
Launched
Einführungsdatum
2013
Lithographie
20 nm

Ressourcen

Logikelemente (LE)
660000
Adaptive Logik-Module (ALM)
250540
ALM-Register (Adaptive Logic Module)
1002160
Fabric- und I/O-Phasenregelkreise (PLLs)
32
Maximaler integrierter Speicher
47.7 Mb
Blöcke für die digitale Signalverarbeitung (DSP)
1687
Format für die digitale Signalverarbeitung (DSP)
Multiply, Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Hard Processor System (HPS)
Dual-core Arm* Cortex*-A9
Festspeichercontroller
Ja
External Memory Interfaces (EMIF)
DDR4, DDR3, QDR II, QDR II+, RLDRAM 3, HMC, MoSys, QDR IV, LPDDR3, DDR3L

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
696
I/O-Standards-Unterstützung
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Maximale LVDS-Paare
270
Maximale Non-Return to Zero (NRZ) Transceiver
48
Maximale Non-Return to Zero (NRZ) Datenrate
17.4 Gbps
Transceiver Protocol Hard IP
PCIe Gen3

Innovative technische Funktionen

FPGA-Bitstrom-Sicherheit
Ja

Package-Spezifikationen

Paketoptionen
F1152, F1517

Zusätzliche Informationen

URL für weitere Informationen