Produktsortiment
Stratix® V GX FPGA
Status
Launched
Einführungsdatum
2010
Lithographie
28 nm

Ressourcen

Logikelemente (LE)
952000
Adaptive Logik-Module (ALM)
359200
ALM-Register (Adaptive Logic Module)
1436800
Fabric- und I/O-Phasenregelkreise (PLLs)
28
Maximaler integrierter Speicher
62.96 Mb
Blöcke für die digitale Signalverarbeitung (DSP)
352
Format für die digitale Signalverarbeitung (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Festspeichercontroller
Nein
External Memory Interfaces (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
840
I/O-Standards-Unterstützung
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Maximale LVDS-Paare
420
Maximale Non-Return to Zero (NRZ) Transceiver
48
Maximale Non-Return to Zero (NRZ) Datenrate
14.1 Gbps
Transceiver Protocol Hard IP
PCIe Gen3

Package-Spezifikationen

Paketoptionen
F1517, F1932

Zusätzliche Informationen