Status
Launched
Einführungsdatum
2013
Lithographie
14 nm

Ressourcen

Logikelemente (LE)
612000
Adaptive Logik-Module (ALM)
207360
ALM-Register (Adaptive Logic Module)
829440
Fabric- und I/O-Phasenregelkreise (PLLs)
8
Maximaler integrierter Speicher
52 Mb
Blöcke für die digitale Signalverarbeitung (DSP)
1152
Format für die digitale Signalverarbeitung (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
Hard Processor System (HPS)
Quad-core 64-bit ARM* Cortex*-A53
Festspeichercontroller
Ja
External Memory Interfaces (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
392
I/O-Standards-Unterstützung
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
Maximale LVDS-Paare
192
Maximale Non-Return to Zero (NRZ) Transceiver
24
Maximale Non-Return to Zero (NRZ) Datenrate
28.3 Gbps
Transceiver Protocol Hard IP
PCIe Gen3, 100G Ethernet

Innovative technische Funktionen

Hyper-Register
Ja
FPGA-Bitstrom-Sicherheit
Ja

Package-Spezifikationen

Paketoptionen
F1152

Zusätzliche Informationen

URL für weitere Informationen