Produktsortiment
MAX® V CPLD
Status
Launched
Einführungsdatum
2010
Lithographie
180 nm

Ressourcen

Logikelemente (LE)
40
Equivalent Macrocells
32
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Ja

Funktionsmerkmale

Internal Oscillator
Ja
Fast Power-on Reset
Ja
Boundary-scan JTAG
Ja
JTAG ISP
Ja
Fast Input Registers
Ja
Programmable Register Power-up
Ja
JTAG Translator
Ja
Real-time ISP
Ja
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
54
LVTTL/LVCMOS
Ja
Emulated LVDS Outputs
Ja
Schmitt Triggers
Ja
Programmable Slew Rate
Ja
Programmable Pull-up Resistors
Ja
Programmable GND Pins
Ja
Open-drain Outputs
Ja
Bus Hold
Ja

Package-Spezifikationen

Paketoptionen
M64, E64
Gehäusegröße
4.5mm x 4.5mm, 9mm x 9mm

Zusätzliche Informationen

URL für weitere Informationen