Produktsortiment
MAX® II CPLD
Status
Launched
Einführungsdatum
Q1'14
Lithographie
180 nm

Ressourcen

Äquivalente Makrozellen
1700
Pin-zu-Pin-Verzögerung
7 ns
Benutzer-Flash-Speicher
8 Kb

Funktionsmerkmale

Boundary-Scan JTAG
Ja
JTAG ISP
Ja
Schnelle Eingabe-Register
Ja
Programmierbare Register Einschaltung
Ja
JTAG Translator
Ja
Echtzeit-ISP
Ja
MultiVolt E/As†
1.5, 1.8, 2.5, 3.3, 5.0
E/A-Power-Banken
4
Maximale Ausgabe Aktiviert
272
LVTTL/LVCMOS
Ja
32 Bit, 66 MHz PCI konform
Ja
Schmitt-Trigger
Ja
Programmierbare Anstiegsrate
Ja
Programmierbare Pull-up-Widerstände
Ja
Programmierbare GND-Pins
Ja
Open-Drain-Ausgänge
Ja
Bus-Haltefunktion
Ja

Package-Spezifikationen

Paketoptionen
F256, F324
Gehäusegröße
17 mm x 17mm, 19mm x 19mm

Zusätzliche Informationen

URL für weitere Informationen