Produktsortiment
MAX® V CPLD
Status
Launched
Einführungsdatum
2010
Lithographie
180 nm

Ressourcen

Logikelemente (LE)
1270
Äquivalente Makrozellen
980
Pin-zu-Pin-Verzögerung
6.2 ns
Benutzer-Flash-Speicher
8 Kb
In Speicher konvertierbare Logik
Ja

Funktionsmerkmale

Interner Oszillator
Ja
Schnelles Zurücksetzen bei Einschaltung
Ja
Boundary-Scan JTAG
Ja
JTAG ISP
Ja
Schnelle Eingabe-Register
Ja
Programmierbare Register Einschaltung
Ja
JTAG Translator
Ja
Echtzeit-ISP
Ja
MultiVolt E/As†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
E/A-Power-Banken
4
Maximale Ausgabe Aktiviert
271
LVTTL/LVCMOS
Ja
Emulierte LVDS-Ausgänge
Ja
32 Bit, 66 MHz PCI konform
1
Schmitt-Trigger
Ja
Programmierbare Anstiegsrate
Ja
Programmierbare Pull-up-Widerstände
Ja
Programmierbare GND-Pins
Ja
Open-Drain-Ausgänge
Ja
Bus-Haltefunktion
Ja

Package-Spezifikationen

Paketoptionen
F256, F324, T144
Gehäusegröße
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Zusätzliche Informationen

URL für weitere Informationen