Status
Launched
Einführungsdatum
Q2'19
Voraussichtliche Produkteinstellung
1
Lithographie
10 nm
Einsatzbedingungen
Base Transceiver Station

Ressourcen

Logikelemente (LE)
2692760
Adaptive Logik-Module (ALM)
912800
ALM-Register (Adaptive Logic Module)
3651200
Fabric- und I/O-Phasenregelkreise (PLLs)
28
Maximaler integrierter Speicher
287 Mb
Max. Arbeitsspeicher mit hoher Bandbreite
1 GB
Blöcke für die digitale Signalverarbeitung (DSP)
8528
Format für die digitale Signalverarbeitung (DSP)
Bfloat, Block Floating Point, Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Hard Processor System (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Hard Crypto Blöcke
1
Festspeichercontroller
Ja
External Memory Interfaces (EMIF)
DDR4, QDR IV
User-flashable Arbeitsspeicher
Ja
Interner Konfigurationsdatenspeicher
Ja

I/O-Spezifikationen

Maximaler Benutzer I/O-Wert
624
I/O-Standards-Unterstützung
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Maximale LVDS-Paare
312
Maximale Non-Return to Zero (NRZ) Transceiver
24
Maximale Non-Return to Zero (NRZ) Datenrate
28.9 Gbps
Maximale Pulse-Amplitude Modulation (PAM4) Transceiver
12
Maximale Pulse-Amplitude Modulation (PAM4) Datenrate
57.8 Gbps
Transceiver Protocol Hard IP
PCIe Gen4, 10/25/100G Ethernet

Innovative technische Funktionen

Hyper-Register
Ja
FPGA-Bitstrom-Sicherheit
Ja
Analog/Digital-Konverter
Ja

Package-Spezifikationen

Paketoptionen
R2581A

Zusätzliche Informationen