Intel® FPGA-IP-Zertifizierungen
Intel ist bestrebt, Intellectual-Property-Cores (IP-Cores) bereitzustellen, die mit Intel® FPGA-Tools oder -Schnittstellenspezifikationen reibungslos zusammenarbeiten. Dies erleichtert es Nutzern, ihre Designs schnell und einfach zu realisieren. Intel kann für IP-Cores eine oder mehrere der folgenden Zertifizierungen ausstellen.
Kompatibel mit Plattform Designer
Die Zertifizierung für Plattform-Designer-Kompatibilität erhalten Intellectual-Property-Cores (IP-Cores), die sich nahtlos mit dem in der Designsoftware Quartus® II oder Intel® Quartus Prime enthaltenen Plattform-Designer integrieren lassen. Mit dem Plattform-Designer kompatible Cores unterstützen branchenübliche Schnittstellen wie Avalon® Memory-Mapped (Avalon-MM), Avalon Streaming (Avalon-ST), ARM* AXI3*, AXI4*, AXI4-lite*, AXI4 Stream*, APB* und AHB*.
Verfügbarkeit
Im Online-IP-Katalog finden Sie eine aktuelle Liste der IP-Cores, die mit dem Plattform-Designer kompatibel sind.
Leistungsvorgaben für die Kompatibilität von IP-Cores mit dem Plattform-Designer
Um die Zertifizierung für Plattform-Designer-Kompatibilität zu erhalten, muss ein IP-Core die folgenden Anforderungen erfüllen:
- Schnittstelle zum System-Interconnect-Fabric über eine der branchenüblichen Interconnect-Schnittstellen, die oben aufgeführt sind
- Plug-and-Play-Integration mit dem Plattform-Designer über hw.tcl
Teilnehmer am Intel FPGA Design Solutions Network können ihre IP-Cores als kompatibel mit dem Plattform-Designer zertifizieren, sofern diese die oben genannten Anforderungen erfüllen.
Zusammenfassung der Verifizierung
Mit dem Plattform-Designer kompatible IP-Cores wurden für jede Avalon-ST- oder Avalon-MM-Schnittstelle mit einer Avalon-Monitor-Komponente geprüft. Es wurden keine Protokollverstöße festgestellt.
Hardware-Designbeispiel
Der IP-Core umfasst auch ein Designbeispiel, das mit dem Plattform-Designer erstellt wurde und die korrekte Interaktion des IP-Cores mit dem Plattform-Designer veranschaulicht.
Geeignet für DSP Builder („DSP Builder Ready“)
Intel vergibt die Zertifizierung für die DSP-Builder-Eignung an IP-Cores, die über Unterstützung für Plug-and-Play-Integration mit der Software für den DSP Builder für Intel FPGAs verfügen. Der DSP Builder für Intel FPGAs verkürzt die Designzyklen für Digitalsignalprozessoren (DSPs), indem er Nutzer beim Erstellen der Hardware-Darstellung eines DSP-Designs in einer Algorithmus-freundlichen Entwicklungsumgebung unterstützt. Nutzer können bestehende MATLAB/Simulink-Blöcke mit dem DSP Builder für Intel FPGAs oder Intel FPGA-IP-Blöcken kombinieren, um Spezifikationen auf Systemebene zu überprüfen und Hardware-Implementierungen zu generieren. Nach der Installation eines für den DSP Builder geeigneten IP wird im Simulink-Library-Browser unter dem DSP Builder für den Intel FPGAs-Blocksatz ein Symbol angezeigt.
IOP-Prüfung
In einem zunehmend wettbewerbsorientieren Markt müssen Hardware-Designer ihre Zeit und ihren Arbeitseinsatz für Designs aufwenden, die ein Produkt verbessern und von anderen abheben, anstatt auf Designs, die branchenübliche Protokolle oder Schnittstellen implementieren. Drop-in-Intellectual-Property-Cores (Drop-in-IP-Cores) haben sich daher zu einer beliebten Möglichkeit entwickelt, um den Bedarf an Standardprotokoll- und Schnittstellenlogik zu decken. Um sicherzustellen, dass ein IP-Core die funktionalen Anforderungen eines komplexen Protokolls oder die kritischen I/O-Timing-Anforderungen einer Schnittstelle erfüllen, muss eine Hardware-Verifizierung erfolgen.
Intel vergibt die I-Tested-Zertifizierung (Interoperabilitätszertifizierung) an Intel FPGA-IP-Cores oder IP-Cores von Teilnehmern des Intel FPGA Design Solutions Network, die in einem Intel FPGA auf einem Evaluation-Board mit den nötigen ASSPs, Hardware-Komponenten oder Testkomponenten verifiziert wurden, um ihre Interoperabilität gemäß den erforderlichen Protokollen zu gewährleisten.
Verfügbarkeit
Im Online-IP-Katalog finden Sie eine aktuelle Liste der IP-Cores mit I-Tested-Zertifizierung.
Leistungsvorgaben für IP-Cores mit I-Tested-Zertifizierung
Intel zufolge muss ein IP-Core die folgenden Leistungsvorgaben erfüllen, um die I-Tested-Zertifizierung zu erhalten:
- Erfolgreiche Durchführung von Interoperabilitätstests in einem FPGA auf einem Evaluation-Board
- Das Board muss mit anderen branchenüblichen Komponenten und/oder Off-Board-Schnittstellen (z. B. standardmäßigen Hardware-Testkomponenten) ausgestattet sein, um das vom IP-Core verwaltete Protokoll zu verifizieren. Der Core muss zumindest mit typischen Konfigurationen und Parametern sowie mit typischen Leistungszielen getestet werden.
- Beschreibung der Hardware-Plattform
- Die Core-Dokumentation muss eine Beschreibung der verwendeten Hardware-Plattform enthalten, einschließlich der verwendeten Komponententypen.
- Dokumentation des Interoperabilitätstestprozesses
- Die Core-Dokumentation muss Beschreibungen der ausgeführten Tests enthalten. Zudem müssen gegebenenfalls auch Einzelheiten zu den Testergebnissen angeführt werden.
Weitere Ressourcen
IP finden
Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.
IP Base Suite
Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.
Designbeispiele
Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.