Fraktionale PLLs
Fractional Phase-Locked Loops (fPLLs) bieten alle Funktionen, die in den Intel® FPGA PLLs der vorherigen Generation verfügbar waren. Sie können fPLLs in den 28-nm-Bausteinen von Intel FPGAs finden, einschließlich Stratix® V, Arria® V und Cyclone® V FPGAs. In der Tabelle 1 sind die neuen Funktionen aufgeführt.
Tabelle 1: Neue Funktionen von fPLLs
Funktionsbeschreibung |
fPLLs in 28-nm-FPGAs |
|---|---|
Präzise fraktionale Frequenzsynthese |
✓ |
Ersetzen von VCXOs |
✓ |
Ersetzen von Referenztaktoszillatoren |
✓ |
Transceiver-Sende-PLL |
✓ |
Präzise fraktionale Frequenzsynthese
Eine bedeutende Innovation in unseren 28-nm-Geräten ist die Integration von fPLLs in die Gerätearchitektur. Alle Allzweck-PLLs sind als fPLLs implementiert und können sowohl eine erweiterte fraktionale Frequenzsynthese als auch eine Standard-M/N-Multiplikation durchführen. Je nach Gerätedichte sind bis zu 32 fPLLs für den allgemeinen Gebrauch verfügbar. Abbildung 1 zeigt ein Blockdiagramm der fPLL.
Abbildung 1: Delta-Sigma fraktionale fPLL
Um eine fPLL zu implementieren, ist der Delta-Sigma-Modulator eingeschaltet. Dadurch kann der rückgekoppelte M-Teiler gebrochene Werte annehmen, was eine präzise Frequenzsynthese ermöglicht. Bei Verwendung als Standard-M/N-PLL sind sowohl M- als auch N-Werte ganzzahlig und der Delta-Sigma-Modulator ist deaktiviert.
Ersetzen von spannungsgesteuerten Kristalloszillatoren
Anwendungen für optische Transportnetze (OTN) mit Multiplexing-Transpondern (Muxponder) erfordern im Allgemeinen teure VCXOs, die die verschiedenen Client-Frequenzen aus den in den Gesamtdatenstrom eingebetteten Informationen synthetisieren. Die fPLLs sind so konzipiert, dass sie diese VCXOs ersetzen, was zu einer kostengünstigen, hoch integrierten Lösung führt. Wie in Abbildung 2 dargestellt, werden die Client-Frequenzinformationen im aggregierten Datenstrom zur Steuerung der Delta-Sigma-Modulatoren in den fPLLs verwendet, was eine präzise Synthese der erforderlichen Client-Leitungsratenfrequenzen ermöglicht.
Abbildung 2: Verwendung von Delta-Sigma-fPLLs in OTN-Multiplexer-Transpondern (Stratix V)
Ersetzen von Referenztaktoszillatoren
Systeme, die serielle Kommunikationsprotokolle beinhalten, benötigen präzise Referenztaktquellen an beiden Enden der seriellen Verbindung. In der Regel werden diese Referenztakte mithilfe mehrerer Quarzoszillatoren auf der Platine erzeugt. In unseren 28-nm-FPGAs kann die präzise Frequenzsynthesefähigkeit der fPLLs genutzt werden, um diese Referenztaktoszillatoren zu ersetzen. Abbildung 3 zeigt eine Anwendung mit einem Stratix V FPGA, bei der mehrere Frequenzreferenzen auf Board-Ebene (OSC_1 bis OSC_n) durch eine einzige Frequenzreferenz (OSC) und mehrere On-Chip-fPLLs ersetzt werden können, die die erforderlichen Referenztaktfrequenzen synthetisieren.
Abbildung 3: Verwendung von Delta-Sigma-fPLLs zur Synthese präziser Referenztakte
Transceiver-Sende-PLLs
Bei Datenraten bis zu 3,75 Gbit/s können die fPLLs direkt als Transceiver-Sende-PLLs verwendet werden. Dadurch erhöht sich die Gesamtzahl der in jedem Gerät verfügbaren Sende-PLLs. Bei Datenraten über 3,75 Gbit/s können die fPLLs zur Synthese der Referenztakte verwendet werden, die dann über PLL-Kaskadierung an die Hochgeschwindigkeits-Sende-PLLs weitergeleitet werden.