Technische Daten
Hauptdaten
Zusätzliche Informationen
Netzwerkspezifikationen
Erfahrungsberichte
Optimierungen und Erweiterungen
Obwohl die Intel® Omni-Path-Architektur (Intel® OPA) vorhandenen Technologien ähnelt, wurde diese Lösung erweitert, um die Skalierungsherausforderungen großer Cluster zu bewältigen. Die Neuerungen umfassen:
Hoher Durchsatz bei der Mitteilungsrate
Die Intel® Omni-Path-Architektur wurde entwickelt, um hohen Mitteilungs-Datenverkehr vom Knoten durch das Fabric zu unterstützen. Angesichts immer höherer Verarbeitungsleistung und immer mehr Prozessoren in Intel® Xeon® und Intel® Xeon Phi™ Prozessoren bedeutet dies, dass das Fabric hohe Bandbreite und hohen Durchsatz bei hohen Mitteilungsraten unterstützen muss.
Switch-ASIC mit 48 Anschlüssen
Das Design des Intel® OPA Switch mit 48 Anschlüssen ermöglicht verbesserte Fabric-Skalierbarkeit, weniger Latenz, höhere Dichte und geringere Kosten/Leistungsaufnahme. Tatsächlich kann das ASIC mit 48 Anschlüssen von 5 Hop-Konfigurationen mit bis zu 27.648 Knoten oder mehr als das 2,3-Fache der aktuellen InfiniBand* Lösungen unterstützen. Je nach Fabric-Größe kann dies die Infrastrukturanforderungen des Fabric in einer typischen Fat Tree-Konfiguration um mehr als 50 % verringern, da im Vergleich zu aktuellen Switch-ASICs mit 36 Anschlüssen weniger Switches, Kabel, Racks und Energie erforderlich sind.
Deterministische Latenz
Die Merkmale von Intel® OPA tragen zur Minimierung der negativen Leistungsauswirkungen großer Maximum Transfer Units (MTUs) bei kleinen Mitteilungen bei und helfen, konsistente Latenz für Interprocess Communication (IPC) Mitteilungen zu wahren, darunter Message Passing Interface (MPI), wenn größere Meldungen (typischerweise aus dem Speicherbereich) gleichzeitig im Fabric übertragen werden. Auf diese Weise kann Intel® OPA große Pakete mit geringer Priorität umgehen, um kleinere Pakete mit höherer Priorität zu bevorzugen. Auf diese Weise entsteht im Fabric eher vorhersehbare Latenz.
Verbesserte End-to-End-Zuverlässigkeit
Die Intel® Omni-Path-Architektur bietet außerdem effiziente Erkennung und Fehlerkorrektur, die erheblich effizienter sein muss, als Forward Error Correction (FEC) aus der InfiniBand-Norm. Die Verbesserungen umfassen Nulllast für die Erkennung. Ist eine Verbindung erforderlich, müssen Pakete nur vom letzten Link aus übertragen werden (nicht vom sendenden Knoten aus). Dies ermöglicht eine zusätzliche Latenz von nahezu Null für eine Korrektur.
Benchmarks für Intel® Omni-Path-Architektur
Vollständige Geschwindigkeits-, Leistungs- und Konfigurationsdaten anschauen.
