Intel® Infrastructure Processing Unit (Intel® IPU) Platform F2000X-PL
Hochleistungsfähige Beschleunigungsplattform für die Cloud- und Enterprise-Infrastruktur auf Basis von Intel Agilex™ FPGAs mit zwei 100-GbE-Netzwerkschnittstellen und der Möglichkeit, Infrastruktur-Workloads wie Open Virtual Switch (OVS), Datenspeicher, Cloud-Anwendungen auf Microservices-Basis usw. zu unterstützen.
Überblick
- Mit Intel Agilex™ 7 FPGA der F-Reihe und Intel® Xeon® D Prozessor
- 2 x 100G-Bandbreite mit 200G-Krypto-Block
- PCIe-4.0-x16-Host-Schnittstelle
- PCIe-4.0-x16-Schnittstelle vom FPGA zur Host-CPU und zum Xeon D Prozessor
- Format: volle Höhe, 3/4-Länge, belegt 1 PCIe-Steckplatz
- Programmierbar mit dem Infrastructure Programmer Development Kit (IPDK), dem Data Plane Development Kit (DPDK) und dem Storage Performance Development Kit (SPDK)
Einstieg
Informieren Sie sich über Lösungen, betriebsbereite handelsübliche Boards sowie Entwicklungswerkzeuge und -infrastruktur.
Workload-Designs für die IPU-Plattform F2000X-PL sind über Intel und branchenführende Partner verfügbar.
Open Virtual Switch (OVS)
Vollständiger OVS-Offload und hardwarebeschleunigter Fast Path.
Wenden Sie sich wegen weiterer Informationen und Demo-Anfragen bitte an den Vertrieb.
Datenspeicher
Auslagerung und/oder Beschleunigung wichtiger Datenspeicher-Workloads wie „NVMe over Fabrics“, „RoCE RDMA“, zuverlässige Transport-, Kompressions- und Kryptographie-Funktion, mit SPDK-Unterstützung für dezentralisierte Datenspeicherarchitekturen.
Lösungsbeschreibung zu NVMeoF-TCP ›
Wenden Sie sich wegen Informationen und Demo-Anfragen bitte an den Vertrieb.
Microservices-basierte Cloud-Anwendungen
Bahnbrechende Latenz- und Durchsatzwerte, plus erhebliche Investitions- und Betriebskosteneinsparungen in Rechenzentren für Microservices-basierte Cloud-Anwendungen.
Lesen Sie die Lösungsbeschreibung ›
Lesen Sie das MIT-Whitepaper über Microservice-Benchmarking mit Intel IPUs und Napatech-Software ›
Wenden Sie sich wegen Informationen und Demo-Anfragen bitte an den Vertrieb.
Napatech
Informieren Sie sich über den Napatech F2070X IPU-Adapter.
Vergleichstabelle
Funktionsmerkmale | Intel® IPU Plattform F2000X-PL | Napatech* F2070X IPU |
---|---|---|
Plattformkategorie | ||
Zielmarkt | Cloud- und Enterprise-Infrastruktur-Workloads | |
Typ | IPU-Plattform | IPU-Adapter |
FPGA | ||
FPGA-Bauelement | Intel Agilex™ AGFC023 (F-Reihe) | |
Logikelemente | 2.308K | |
On-Chip-Speicher | 246 MB | |
DSP-Blöcke | 1.640 | |
FPGA-Speicher | 4 x 4 GB DDR4 (ECC, 40 bit, 2666 MT/s) | |
Prozessor | ||
Typ | Intel® Xeon® D-1736 Prozessor | |
Anzahl der Kerne | 8 | |
Threads | 16 | |
Grundtaktfrequenz des Prozessors | 2,3 GHz | |
Max. Turbo-Taktfrequenz | 3,4 GHz | |
Cache | 15 MB | |
CPU-Arbeitsspeicher | 2 x 8 GB DDR4 (ECC, 72 bit, 2900 MT/s) | |
CPU-Datenspeicher | 64-GB-NVMe-Datenträger im M.2-Steckplatz für SoC-Betriebssystem | |
Arbeitsspeicher | ||
Flash | 2 GB | |
Schnittstellen und Module | ||
PCI Express* | 4.0-x16 zur Host-CPU 4.0-x16 zwischen FPGA und SoC |
|
QSFP28/56-Schnittstelle | x2 | |
Netzwerkschnittstelle | 2 x 100 Gbit/s | |
Eigener 1G-Management-Port (RJ45) | — | 1 |
Management-Controller auf dem Mainboard (BMC) | Intel Cyclone 10 LP (10CL080YU484C8G) | Intel® MAX® 10 FPGA |
FPGA Interface Manager | Ja | ASAF |
Mechanik, Thermik und Energie | ||
Format | Volle Höhe, 3/4-Länge | Volle Höhe, halbe Länge |
Breite | Einzelner Steckplatz | Zwei Steckplätze |
Maximale Leistungsaufnahme | 150 W | |
Tool-Support | ||
Intel® Acceleration Stack für Intel® Xeon® CPU mit FPGAs | Ja | |
Intel® Quartus® Prime Software | Ja | |
Data-Plane-Development-Kit (DPDK) | Ja | |
Storage-Performance-Development-Kit (SPDK) | Ja | |
Infrastructure Programmer Development Kit (IPDK) | Ja | |
P4 | Ja | |
Kontakt | Intel | Napatech |
IPUs sind mithilfe verschiedener offener Entwickler-Frameworks programmierbar, einschließlich Infrastructure Programmer Development Kit (IPDK), Data Plane Development Kit (DPDK) und Storage Performance Development Kit (SPDK).
Das Infrastructure Programmer Development Kit (IPDK) ist ein quelloffenes, von der Community unterstütztes und herstellerunabhängiges Framework mit APIs und Treibern für die Auslagerung und Verwaltung von Infrastruktur, ausgeführt auf einer CPU, IPU, DPU, oder einem Switch.