Intel® Stratix® 10 FPGA und SoC FPGA

Intel® Stratix® 10 FPGA und SoC FPGA bieten innovative Vorteile bei Leistung, Energieeffizienz, Dichte und Systemintegration. Mit der revolutionären Intel® Hyperflex™ FPGA-Architektur und einer Kombination aus Intels patentierter Embedded Multi-Die Interconnect Bridge (EMIB)-Technik, dem Advanced Interface Bus (AIB) und einem wachsenden Portfolio an Chiplets bieten Intel® Stratix® 10 Geräte eine bis zu 2-fache Leistungssteigerung gegenüber der vorherigen Generation leistungsstarker FPGA.1

Siehe auch: FPGA Design-Software, Design Store, Downloads, Community und Support

Intel® Stratix® 10 FPGA und SoC FPGA

Intel® Stratix® 10 GX FPGA

Entwickelt für die hohen Leistungsanforderungen von Systemen mit hohem Durchsatz.

Intel® Stratix® 10 GT SoC-FPGA

Verfügt über ein festes Prozessorsystem mit 64 Bit Quad-Core ARM* Cortex-A53 Prozessor.

Intel® Stratix® 10 TX FPGA

Bietet durch die Kombination von H- und E-Transceiver-Kacheln die fortschrittlichsten Transceiver-Funktionen in der Branche.

Intel® Stratix® 10 MX FPGA

Unverzichtbarer Multifunktions-Beschleuniger für High Performance Computing (HPC).

Intel® Stratix® 10 DX FPGA

Unterstützt Intel® Ultra Path Interconnect für eine direkte, kohärente Verbindung zu künftigen, skalierbaren Intel® Xeon® Prozessoren.

Intel® Stratix® 10 NX FPGA

Entwickelt für die hohen Leistungsanforderungen von Systemen mit hohem Durchsatz.

Intel® Stratix® 10 AX FPGA

Bietet direkte HF-Funktionen durch die Integration von leistungsstarken Datenkonvertern.

Mehr anzeigen Weniger anzeigen

Intel® Stratix® 10 FPGA Funktionen und Vorteile

Intel® Stratix® 10 FPGA-Bauelemente erfüllen die Anforderungen an das Design von Hochleistungssystemen der nächsten Generation in den Bereichen drahtgebundene und drahtlose Kommunikation, Datenverarbeitung, Speicherung, Militär, Rundfunk, Medizin sowie Test- und Messgeräte.

Alle Funktionen anzeigen

Bis zu 2 x Kernleistung1

Die bahnbrechende Intel® Hyperflex™ FPGA-Architektur liefert eine bis zu 2-fache Core-Leistung.1 Mit der Produktreihe Intel® Stratix® 10 können Sie mit bis zu 8,6 TFLOPS Gleitkomma-DSP-Leistung mit einfacher Genauigkeit und bis zu zwanzig 100-GbE-Schnittstellen hohe Leistungen erzielen.

Bis zu 7-fache Transceiver-Bandbreite im Vergleich zur vorherigen Generation FPGA1

Breakthrough Bandwidth Barrier mit bis zu 144 Transceivern in einem einzigen Gerät, mit Datenraten von bis zu 57,8 Gbps PAM-4 und 28,9 Gbps NRZ. DDR4-Speicherbandbreite von bis zu 287,5 Gbit/s. Bis zu 512 Gbit/s HBM2-Speicherbandbreite. PCI Express Hard- und Soft-IP-Support bis zu 4,0 x16 bei 16 GT/s pro Lane. Intel® Ultra Path Interconnect (Intel® UPI) Hard-IP mit bis zu 20 Lanes bei 11,2 GT/s für eine direkte, kohärente Cache-Verbindung zu künftigen ausgewählten skalierbaren Intel® Xeon® Prozessoren.

Bis zu 16 GB HBM2-Speicher im Paket

Erreichen Sie eine höhere Systemintegration mit dem größten monolithischen FPGA-Bauelement mit 2,8 Millionen LEs und mit heterogenen 3D-SiP-Lösungen, einschließlich Transceivern und anderen modernen Komponenten wie HBM2. Weitere Systemunterstützung umfasst externe Standardspeicher und Intel® Optane™ Speicherprodukte. Intel® Stratix® 10 SoC FPGA sind mit einem 64-Bit-Quad-Core ARM* Cortex-A53 mit bis zu 1,35 GHz ausgestattet und verfügen über gehärtete Peripheriegeräte und Schnittstellen mit hoher Bandbreite direkt zum FPGA-Fabric mit 30 Gbit/s.

Bis zu 143 INT8 TOPS oder 286 INT4 TOPS 2für KI-Anwendungen mit hohem Durchsatz

Der Intel® Stratix® 10 NX FPGA enthält einen neuen Typ von KI-optimierten Blöcken, den AI Tensor Block. Der AI Tensor Block ist auf die üblichen Matrix-Matrix- oder Vektor-Matrix-Multiplikationen abgestimmt, wie sie in KI-Berechnungen verwendet werden. Er ist so konzipiert, dass er sowohl bei kleinen als auch bei großen Matrixgrößen effizient arbeitet. Ein einzelner AI Tensor Block erreicht 143 INT8 TOPS oder 286 INT4 TOPS.2

Mehr anzeigen Weniger anzeigen

Intel® Hyperflex™ FPGA Architektur

Um den Herausforderungen von Systemen der nächsten Generation gerecht zu werden, verfügen Intel® Stratix® 10 FPGA- und SoC-FPGA über die neue Intel® Hyperflex™ FPGA-Architektur, die im Vergleich zu High-End-FPGA der vorherigen Generation eine doppelt so hohe Taktfrequenzleistung und einen bis zu 70 % geringeren Stromverbrauch bietet.1

Heterogene 3D-Integration

Intel® Stratix® 10 FPGA und SoC FPGA verwenden die heterogene 3D System-in-Package (SiP)-Technik, um einen monolithischen FPGA-Kern mit 3D SiP-Transceiver-Kacheln und anderen fortschrittlichen Komponenten in einem einzigen Paket zu integrieren.

Transceiver

Intel® Stratix® 10 FPGA und SoC FPGA eröffnen mit der Einführung innovativer heterogener 3D System-in-Package (SiP) Transceiver eine neue Ära der Transceiver-Technik.

Externe Speicherschnittstellen

Intel® Stratix® 10 Bauelemente bieten Unterstützung für Speicherschnittstellen, einschließlich serieller und paralleler Schnittstellen sowie ausgewählter Intel® Optane™ DC persistenter Speicher.

AI Tensor Blöcke

Der Intel® Stratix® 10 NX FPGA enthält einen neuen Typ von KI-optimierten Blöcken, den AI Tensor Block. Der AI Tensor Block ist auf die üblichen Matrix-Matrix- oder Vektor-Matrix-Multiplikationen abgestimmt, wie sie in KI-Berechnungen verwendet werden. Er ist so konzipiert, dass er sowohl bei kleinen als auch bei großen Matrixgrößen effizient arbeitet. Ein einzelner AI Tensor Block erzielt einen bis zu 15x höheren INT8 2Durchsatz als ein Standard Intel® Stratix® 10 FPGA DSP Block.

DSP

Mit Intel® Stratix® 10 Bauelementen können digitale Signalverarbeitungsdesigns (DSP) bis zu 8,6 Tera-Gleitkommaoperationen pro Sekunde (TFLOPS) mit IEEE-754-Gleitkommaoperationen einfacher Genauigkeit erreichen.

Verbindung zu CPUs, ASICs und ASSPs

Intel® Stratix® 10 DX Bauelemente beschleunigen Anwendungen, die in Rechenzentren, Netzwerken, Cloud Computing sowie Test- und Messmärkten verwendet werden, durch Blöcke mit harten und weichen geistigen Eigenschaften, die sowohl UPI- als auch PCIe* 4.0-Schnittstellen unterstützen.

Hard Prozessor System

Die Intel® Stratix® 10 SoC FPGA bauen auf Intels Führungsrolle bei SoCs auf und enthalten ein Hard-Prozessor-System (HPS) der nächsten Generation, um die leistungsstärksten und energieeffizientesten SoCs der Branche zu liefern.

Mehr anzeigen Weniger anzeigen

Intel® Stratix® 10 SX SoC FPGA Vorteile

Ein hohes Maß an Systemintegration erzielen

Intel® Stratix® 10 SoC FPGA ermöglicht die USR im ARM* Technologieumfeld. ARMs 64-Bit-Architektur der nächsten Generation (ARMv8) erlaubt Hardware-Virtualisierung, Systemmanagement- und Überwachungsfunktionen sowie Beschleunigungsvorverarbeitungen. Der ARM* Cortex-A53* Prozessor unterstützt den 32-Bit-Ausführungsmodus und Board-Support-Pakete für gängige Betriebssysteme wie Linux*, VxWorks* von Wind River, uC/OS-II* und uC/OS-III* von Micrium und andere.

Erzielen Sie eine hohe Designerproduktivität mit optimierter FPGA- und SoC FPGA-Designsoftware

Neue Engine, die für FPGA-Designs mit mehreren Millionen Logikelementen (LE) optimiert ist und eine erhebliche Reduzierung der Design-Iterationen ermöglicht. Die virtuelle Intel® Stratix® 10 SoC FPGA Plattform ermöglicht eine frühe Software-Entwicklung und -Verifizierung sowie einen C-basierten Design-Einstieg mit dem Intel® FPGA SDK for OpenCL™ und bietet damit eine Design-Umgebung, die einfach auf SoC FPGA zu implementieren ist. Heterogenes Debugging, Profiling und Visualisierung des gesamten Chips mit der Intel SoC FPGA Embedded Development Suite (EDS) mit dem ARM* Development Studio 5* (DS-5*) Intel SoC FPGA Edition Toolkit.

Intel® Stratix® 10 SoC FPGA Blockdiagramm

HPS: Quad-Core ARM* Cortex*-A53 Hard Prozessor System
SDM: Secure Device Manager
EMIB: Embedded Multi-Die Interconnect Bridge

Merkmal

Beschreibung

Prozessor

Quad-Core ARM* Cortex*-A53 MPCore* Prozessor-Cluster mit bis zu 1,5 GHz

Coprocessors

Vektor-Gleitkommaeinheit (VFPU) mit einfacher und doppelter Genauigkeit, ARM* Neon* Media Processing Engine für jeden Prozessor

Level 1 Cache

32 KB L1-Befehlscache mit Parität, 32 KB L1-Datencache mit Fehlerkorrekturcode (ECC)

Level 2 Cache

1 MB KB gemeinsam genutzter L2-Cache mit ECC

On-Chip-Speicher

256 KB On-Chip RAM

Systemspeicher-Managementeinheit

Die System Memory Management Unit ermöglicht ein einheitliches Speichermodell und erweitert die Hardware-Virtualisierung auf die in der FPGA-Fabric implementierten Peripheriegeräte.

Cache-Kohärenzeinheit

Bietet einseitige (E/A)-Kohärenz, die es einem CCU-Master ermöglicht, den kohärenten Speicher der ARM* Cortex*-A53 MPCore* CPUs einzusehen

Direct Memory Access (DMA) Controller

8-Kanal Direct Memory Access (DMA)

Ethernet Media Access Controller (EMAC)

3X 10/100/1000 EMAC mit integriertem DMA

USB On-The-Go Controller (OTG)

2X USB OTG mit integriertem DMA

UART Controller

2 X UART 16550 kompatibel

Serial Peripheral Interface (SPI) Controller

4 X SPI

I2C-Controller

5 X I2C

SD/SDIO/MMC Controller

1X eMMC 4.5 mit DMA- und CE-ATA-Unterstützung

NAND Flash Controller

1X ONFI 1.0 oder höher 8- und 16-Bit-Unterstützung

General-Purpose I/O (GPIO)

Maximal 48 software-programmierbare GPIO
Timer 4 X Allzweck-Timer, 4 X Watchdog-Timer
Systemmanager Beinhaltet speicherbelegte Steuer- und Status-Register und Logik zur Steuerung von Funktionen auf Systemebene und anderen HPS-Modulen
Reset Manager Zurücksetzen von Signalen auf der Grundlage von Rücksetzanforderungen von Quellen in der HPS- und FPGA-Struktur und dem Schreiben von Software in die Modulrücksetzsteuerregister
Clock Manager Bietet eine softwareprogrammierbare Taktsteuerung zur Konfiguration aller im HPS erzeugten Takte
Alles anzeigen Weniger anzeigen

Anwendungsbereiche

Alle Anwendungen anzeigen

ASIC Prototyping

Höhere Produktivität durch Reduzierung der Designpartitionierungskomplexität unter Verwendung monolithischer FPGA-Fabrics.

Cyber-Sicherheit

fMAX über 900 MHz ermöglicht die Überwachung aller unterstützten Protokolle bei Leitungsraten.

Beschleunigung im Rechenzentrum

UPI für die direkte, kohärente Verbindung zu zukünftigen, ausgewählten skalierbaren Intel® Xeon® Prozessoren und PCIe Gen4 x16 zusammen mit der Intel® Hyperflex™ FPGA Architektur, konfigurierbaren DSP-Engines und AI Tensor Blocks, um einen bahnbrechenden Rechendurchsatz zu ermöglichen.

Festnetz / verkabeltes Netz

fMAX über 700 MHz unter Verwendung der Intel® Hyperflex™ FPGA Architektur, die 400G Ethernet ermöglicht.

Radar

Bis zu 8,6 TFLOPS an IEEE-754-konformer Gleitkommaleistung mit einfacher Genauigkeit liefern Leistung der GPU-Klasse bei einem Bruchteil des Stromverbrauchs.

OTN/Data Center Interconnect

Die heterogene 3D-System-in-Package (SiP)-Integration von Transceiver-Kacheln bietet 30G-Backplane-Unterstützung mit einem Pfad zu 57,8 Gbps und 28,9 Gbps.

Mehr anzeigen Weniger anzeigen

Intel® Stratix® 10 Bauelemente-Demovideos

Einführung in Intel® Stratix® 10 DX FPGA

Wir stellen vor: Intel® Stratix® 10 DX FPGA für Ihre Anforderungen bezüglich hoher Bandbreiten und sich weiter entwickelnder Rechenzentren. Er ist der erste FPGA, der Intel® Ultra Path Interconnect (Intel® UPI), PCIe* 4.0 x16 und ausgewählte persistente Intel® Optane™ DC Speicher DIMMs unterstützt.

Demo der Funktionen von Intel® Stratix® 10 DX

Begleiten Sie Intel-Ingenieure ins Labor und erfahren Sie mehr über die drei wichtigsten neuen Funktionen des Intel® Stratix® 10 DX FPGA: Intel® Ultra Path Interconnect (Intel® UPI), PCIe 4.0 x16 und persistente Intel® Optane™ DC Speicher DIMMs.

58G PAM-4 Transceivers

Anwendungen, die einen massiven E/A-Durchsatz benötigen, wie z. B. Muxponder- und Transpondersysteme, optische Schalter und 5G-Netzwerke, benötigen die Leistung von 58G PAM-4-Transceiver-E/As, die im Intel® Stratix® 10 TX FPGA angeboten werden.

PCIe 3.0 DMA zu DDR4 SDRA

Intel® Stratix® 10 Bauelemente, die PCIe- und Speichersteuerungs-Hard-IP-Blöcke enthalten, ergeben in Kombination mit Avalon® Memory Mapped- und Direktspeicherzugriffsfunktionen ein leistungsstarkes Referenzdesign.

28G Transceivers

Dieses Video befasst sich mit der einzigartigen Transceiver-Architektur des Intel® Stratix® 10 FPGA. Siehe H-Tile Transceiver, die über die EMIB-Technik von Intel mit 28 Gbit/s Backplane-Leistung verbunden sind.

Intel® Hyperflex™ FPGA Architektur

Die Intel® Hyperflex™ FPGA Architektur in Intel® Stratix® 10 Bauelementen bietet die 2-fache fMAX-Leistung. Dieses Video zeigt einen direkten Vergleich zwischen einem Originaldesign und einem Hyper-Optimized-Design.

PCIe 3.0 DMA zu DDR4 SDRAM

Intel® Stratix® 10 Bauelemente, die PCI Express* (PCIe*) und Blöcke mit harten intellektuellen Eigenschaften (IP) für die Steuerung des Speichers enthalten, kombiniert mit Avalon® Memory-Mapped-Interface- und Direct-Memory-Access-Funktionen (DMA), um ein leistungsstarkes Referenzdesign zu erstellen.

Mehr anzeigen Weniger anzeigen

Weitere Ressourcen

Entdecken Sie weitere Inhalte im Zusammenhang mit Altera® FPGA-Komponenten wie Entwicklungsboards, geistiges Eigentum und mehr.

Support-Ressourcen Symbol

Support-Ressourcen

Ressourcen-Center für Schulung, Dokumentation, Downloads, Tools und Support-Optionen.

Entwicklungs-Mainboards

Entwicklungs-Mainboards

Nutzen Sie jetzt unser FPGA und beschleunigen Sie Ihre Markteinführung mit Hardware und Designs, die von Intel validiert wurden.

Geistiges Eigentum

Geistiges Eigentum

Verkürzen Sie Ihren Design-Zyklus mit einem breiten Portfolio an Altera-validierten IP-Kernen und Referenzdesigns.

Design-Tools

FPGA-Design-Software

Entdecken Sie die Quartus Prime Software und unsere Suite an produktivitätssteigernden Tools, damit Sie Ihre Hardware- und Software-Designs schnell abschließen können.

Vertrieb kontaktieren

Vertrieb kontaktieren

Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.

Bezugsquellen

Bezugsquellen

Wenden Sie sich noch heute an einen Autorisierten Altera® Distributor.

Produkte vergleichen

Produkt- und Leistungsangaben

1

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.de/benchmarks.

2

Auf Basis interner Schätzwerte von Intel.
Tests messen die Leistung von Komponenten bei einem bestimmten Test und mit bestimmten Systemen. Unterschiede in der Hardware, der Software oder der Konfiguration des Systems beeinflussen die tatsächliche Leistung. Wer vor dem Kauf die Leistungsfähigkeit bewerten möchte, sollte hierzu andere Informationsquellen heranziehen. Ausführlichere Angaben über die Leistung und Benchmarkergebnisse finden Sie unter www.intel.com/benchmarks.
Intel® Technik kann geeignete Hardware, Software oder die Aktivierung von Diensten erfordern.
Kein Produkt und keine Komponente bieten absolute Sicherheit.
Die Ergebnisse beruhen auf Schätzungen oder Simulationen. Ihre Kosten und Ergebnisse können variieren.
© Intel Corporation. Intel, das Intel Logo und andere Intel Markenbezeichnungen sind Marken der Intel Corporation oder ihrer Tochtergesellschaften. Andere Marken oder Produktnamen sind Eigentum der jeweiligen Inhaber.