FAQs

Häufig gestellte Fragen

Die Nios II Prozessorreihe ist die zweite Generation von Alteras Soft-Embedded-Prozessor-Lösung. Die Nios II-Prozessorkerne sind 32-Bit-RISC-Prozessoren mit einer gemeinsamen Befehlssatzarchitektur, die für die Verwendung in allen gängigen FPGA-Produktreihen von Altera optimiert sind. Besuchen Sie die Nios II Prozessorseite für weitere Informationen.

Der Nios II Prozessor ist in drei verschiedenen Cores verfügbar, um Ihnen maximale Design-Flexibilität zu bieten und gleichzeitig ein Gleichgewicht zwischen den Anforderungen an die Systemleistung und der Nutzung von Logikelementen (LE) zu schaffen. Alle drei Kerne sind in den Nios II Entwicklungskits enthalten und werden vom SOPC Builder Design Tool unterstützt.

Die Nios II Prozessorreihe setzt sich aus diesen Kernen zusammen:

Nios II/f (schnell)-Höchste Leistung, moderate FPGA-Auslastung

Nios II/s (Standard)-Hohe Leistung, niedrige FPGA-Auslastung

Nios II/e (Economy) - bescheidene Leistung, niedrigste FPGA-Auslastung

Die Implementierung eines Prozessors in Form eines in der Hardware-Beschreibungssprache (HDL) kodierten IP-Kerns (Intellectual Property) bietet eine passgenaue Lösung, da Sie die für Ihre Systemanforderungen am besten geeignete Mischung aus Peripherie, Leistung und Prozessor wählen können. Hard-Macro-Implementierungen sind im Wesentlichen ASICs und haben nicht dieselbe Flexibilität; ihre Implementierung dauert so lange, dass man nicht von der neuesten Prozesstechnologie profitieren kann. Soft-Core-Prozessoren hingegen können sofort auf die neueste FPGA-Technologie wie die Stratix®- oder Cyclone-FPGA-Reihe migrieren. Darüber hinaus unterliegen mikroprozessorbasierte Standardlösungen dem Problem der Veralterung, während Nios II-basierte Lösungen der Veralterung widerstehen, da sie aus wiederverwendbarem HDL aufgebaut sind.

Der Nios II Prozessor hat eine 32-Bit-RISC-Befehlssatzarchitektur, während der Nios-Prozessor der ersten Generation eine 16-Bit-Befehlssatzarchitektur hat. Der Nios II Prozessor erreicht eine neue Effizienz- und Leistungsstufe gegenüber dem Nios-Prozessorkern, da er viel weniger FPGA-Ressourcen verbraucht und dennoch die Rechenleistung vervierfacht. Der Nios II Prozessor erleichtert auch die Auswahl des Prozessors, indem er eine Reihe von voroptimierten Kernen anbietet, die auf bestimmte Preis- (Logiknutzung) und Leistungseinschränkungen ausgerichtet sind.

Die Nios II Prozessorreihe kann in einem breiten Bereich von Anwendungen verwendet werden, die einen universell einsetzbaren, eingebetteten 32-Bit-Mikroprozessor erfordern.

Die Nios II Prozessoren werden von allen Altera SoC, FPGAs und HardCopy ASICs vollständig unterstützt.

Die Nios II Prozessor IP-Lizenz ist gebührenfrei und unbefristet, was bedeutet, dass der Benutzer den Nios II Prozessor IP-Kern für immer verwenden kann und die Anzahl der Nios II Prozessoren, die in einem bestimmten Design oder einem Projekt verwendet werden können, nicht begrenzt ist. Die Nios II Prozessor IP-Lizenz berechtigt den Benutzer zu einem Jahr Support durch Altera mySupport und zu Aktualisierungen der Funktionen. Um neue Funktionen und Altera mySupport-Unterstützung zu erhalten, müssen Benutzer ihre Nios II Prozessor IP-Lizenzen erneuern, wenn sie nicht innerhalb von zwei Freigaben der ACDS-Version aktuell sind.

Nein. Synopsys® bietet den Nios II DesignWare Kern an, eine ASIC-optimierte Version des Nios II Prozessors, die im Rahmen der DesignWare IP Suite für die ASIC-Migration verwendet werden kann. Wenden Sie sich für weitere Informationen direkt an Synopsys.

Die Nios II Embedded Design Suite (EDS) stellt eine komplette Entwicklungs-Tool-Suite sowohl für die Erstellung von Nios II Prozessor-basierten Mikrocontrollern als auch für die Programmierung der Nios II Prozessor-Zielsysteme dar.

Multiprozessorsysteme sind einer der Hauptvorteile der Nios II Embedded Prozessoren. Die Anzahl der Prozessorkerne ist nur durch die Ressourcen des FPGAs begrenzt.

Die Avalon®-Schnittstellenspezifikation wird verwendet, damit Master- und Slave-Komponenten miteinander kommunizieren können. Für niedrige Latenzzeiten, Punkt-zu-Punkt-Schnittstellen, spezifiziert Avalon eine einfache Avalon-Streaming-Schnittstelle (Avalon-ST). Für eine Schnittstelle, bei der der Master eines Prozessors mit einem peripheren Slave verbunden ist, spezifiziert Avalon eine Avalon Memory Mapped-Schnittstelle (Avalon-MM).

Die Systemverbindung ist eine Logik, die zur Verbindung von Master- und Slave-Komponenten verwendet wird. Bei dieser Logik kann es sich um eine Brücke, einen Multiplexer oder eine Arbitrierungssteuerung handeln. Mit Qsys wird automatisch die Logik für die Systemverbindung generiert und die Master- und Slave-Ports effizient miteinander verbunden, so dass mehrere Master-Ports gleichzeitig betrieben werden können, was die Systemleistung erheblich steigert.

Die Avalon-Systemverbindung ist eine kundenspezifische Verbindung, die automatisch von Qsys generiert wird.

Die Nios II Prozessorreihe bietet die grundlegenden architektonischen Elemente, die in den meisten modernen 32-Bit-Prozessoren zu finden sind, einschließlich:

32-Bit-Befehlsgröße

32-Zoll Daten- und Adresspfade

32 Mehrzweckregister

32 externe Quellen für Unterbrechungen

Konfigurierbarer Befehls-Cache

Konfigurierbarer Daten-Cache

Gemeinsame Schnittstelle für bis zu 256 benutzerdefinierte Anweisungen

Gemeinsame Schnittstelle für die Integration von kundenspezifischen Peripheriegeräten

Kundenspezifische Anweisungen sind vom Benutzer hinzugefügte Hardwareblöcke, die die arithmetische Logikeinheit (ALU) einer CPU erweitern. Nios II Prozessoren erlauben die Verwendung von benutzerdefinierten Befehlen, so dass Sie Ihre Systemhardware genau auf Ihre Leistungsziele abstimmen können. Sie können bis zu 256 benutzerdefinierte Befehle pro im System verwendetem Nios II Prozessor-Kern erstellen. Analog zu den nativen Nios II-Befehlen kann die benutzerdefinierte Befehlslogik Werte aus bis zu zwei Quellregistern übernehmen und optional ein Ergebnis in ein Zielregister zurückschreiben.

Das Software-Entwicklungstool für den Nios II Prozessor generiert automatisch eine auf die Systemhardware zugeschnittene C/C++-Laufzeitumgebung. Die Nios II Embedded Design Suite vereinfacht auch die Einrichtung von Projekten, indem sie verschiedene Software-Vorlagen bereitstellt, die als „Starter“-Dateien für die Entwicklung kundenspezifischer Firmware-Lösungen verwendet werden können.

Altera stellt mit dem Nios II EDS eine komplette Software-Debugging-Lösung zur Verfügung, die das Debugging über einen Instruction Set Simulator (ISS) oder direkt auf der Systemhardware ermöglicht. Das direkte Debugging eines Nios II Prozessorsystems in Hardware wird durch ein hardware-unterstütztes Debug-Modul ermöglicht. Das Debug-Modul bietet eine Fülle von Funktionen und ermöglicht Laufkontrolle, Speicheruntersuchung und -modifikation, Hardware-Breakpoints, Daten-Trigger und Prozessor-Trace unter IDE-Kontrolle.

Zahlreiche führende Anbieter von Embedded-Software-Tools bieten Unterstützung für die Produktreihe der Nios II Prozessoren und stellen Betriebssysteme, Middleware, Software-Bibliotheken, IDEs, Debugger, Co-Verifikations-Tools und vieles mehr zur Verfügung. Sehen Sie sich die vollständige Liste der aktuellen Anbieter von Embedded Tools an.