MAX® V CPLDs

Die MAX® V CPLDs verfügen über eine einzigartige, nichtflüchtige Architektur mit niedriger Leistungsaufnahme und On-Chip-Funktionen, die sich für Intel Edge-Centric-Anwendungen eignen.

Siehe auch: MAX® V CPLDs Design-Software, Downloads, Community und Support

MAX® V CPLDs

Architektur

Die MAX® V-Bausteine basieren auf der erfolgreichen MAX® II-Architektur und kombinieren Instant-on, nichtflüchtige CPLD-Eigenschaften mit fortschrittlichen Funktionen, wie sie typischerweise in FPGAs, On-Chip-Speicher und internen Oszillatoren zu finden sind.

Entworfen für niedrige Kosten

MAX® V CPLDs werden unter Verwendung eines kostengünstigen Fertigungsprozesses in Kombination mit einer Auswahl an beliebten, kostengünstigen Gehäusen hergestellt. Eine Pad-begrenzte, gestaffelte E/A-Pad-Anordnung führt zu einer geringen Chipgröße und niedrigen Kosten pro E/A-Pin.

Entwickelt in Zusammenarbeit mit Quartus Prime Software

Zur Vereinfachung des Design-Optimierungsprozesses wurden die MAX® V CPLD-Architektur und die Anpassungsalgorithmen der Quartus® Prime-Software gemeinsam verfeinert, um die tPD-, tCO-, tSU- und fMAX-Leistung bei gesperrten Pins zu optimieren. Bei Änderungen der Designfunktionalität verbessert die Quartus Prime Software die Fähigkeit, die Leistungsanforderungen zu erfüllen oder zu übertreffen, indem sie gesperrte Pin-Zuweisungen und einen Kompilierungsfluss auf Knopfdruck verwendet. Alle MAX® V CPLDs werden von der kostenlosen Quartus® Prime Lite Edition Software unterstützt.