Die QDR II SRAM Controller Intel FPGA IP ist für die Stratix® Produktreihe und Cyclone® IV FPGAs optimiert. Die erweiterten Funktionen in diesen Geräten ermöglichen es Ihnen, eine direkte Schnittstelle zu QDR II SRAM-Geräten herzustellen.
Das von der IP Toolbench generierte Beispieldesign instanziiert einen PLL (Phase-Locked Loop), einen optionalen Delay-Locked Loop (nur für Stratix II FPGAs), einen Beispieltreiber und Ihre kundenspezifische Variante des QDR II SRAM-Controllers. Das Designbeispiel ist ein vollständig funktionales Beispiel eines Designs, das simuliert, synthetisiert und in Hardware verwendet werden kann. Der Beispielstreiber ist ein Selbsttestmodul, das Lese- und Schreibbefehle an den Controller sendet und die gelesenen Daten prüft, um das Bestanden/Nicht-bestanden- und Test-abgeschlossen-Signal zu erzeugen. Sie können die verschlüsselte Steuerlogik des QDR II SRAM-Controllers im Beispieldesign durch Ihre eigene benutzerdefinierte Logik ersetzen, wodurch Sie die Intel FPGA Klartext-Re-Synchronisierung und Pipeline-Logik sowie den Datenpfad mit Ihrer eigenen Steuerlogik verwenden können.
Dieses IP ist in der IP Base Suite enthalten, die mit Intel® Quartus® Prime Standard und der Pro Edition Software gebündelt ist.