QDR II SRAM Controller Intel® FPGA IP Funktion

QDR II SRAM Controller Intel FPGA IP bietet eine einfach zu bedienende Schnittstelle zu QDR II SRAM und QDR II+ SRAM Modulen. Der QDR II SRAM Controller stellt sicher, dass die Platzierung und das Timing mit QDR II Spezifikationen übereinstimmen. Die lokale Schnittstelle des QDR II SRAM Controllers ist mit der Intel FPGA Avalon® Speicherzuordnungsschnittstelle kompatibel, um eine einfache Integration in die Intel Qsys IP zu ermöglichen.

Lesen Sie das Benutzerhandbuch für die QDRII SRAM Controller MegaCore Funktion ›

QDR II SRAM Controller Intel® FPGA IP Funktion

Die QDR II SRAM Controller Intel FPGA IP ist für die Stratix® Produktreihe und Cyclone® IV FPGAs optimiert. Die erweiterten Funktionen in diesen Geräten ermöglichen es Ihnen, eine direkte Schnittstelle zu QDR II SRAM-Geräten herzustellen.

Das von der IP Toolbench generierte Beispieldesign instanziiert einen PLL (Phase-Locked Loop), einen optionalen Delay-Locked Loop (nur für Stratix II FPGAs), einen Beispieltreiber und Ihre kundenspezifische Variante des QDR II SRAM-Controllers. Das Designbeispiel ist ein vollständig funktionales Beispiel eines Designs, das simuliert, synthetisiert und in Hardware verwendet werden kann. Der Beispielstreiber ist ein Selbsttestmodul, das Lese- und Schreibbefehle an den Controller sendet und die gelesenen Daten prüft, um das Bestanden/Nicht-bestanden- und Test-abgeschlossen-Signal zu erzeugen. Sie können die verschlüsselte Steuerlogik des QDR II SRAM-Controllers im Beispieldesign durch Ihre eigene benutzerdefinierte Logik ersetzen, wodurch Sie die Intel FPGA Klartext-Re-Synchronisierung und Pipeline-Logik sowie den Datenpfad mit Ihrer eigenen Steuerlogik verwenden können.

Dieses IP ist in der IP Base Suite enthalten, die mit Intel® Quartus® Prime Standard und der Pro Edition Software gebündelt ist.

Funktionsmerkmale

  • Support für QDR II und QDR II+ SRAMs
  • Support für den Burst von zwei und vier Speichertyp
  • Support für 8-Bit-, 18-Bit- und 36-Bit QDR II SRAM Schnittstellen
  • Flexibles und robustes Design
  • Support für die zweifache und vierfache Datenbreite auf der lokalen Seite (4-mal für Burst von nur 4)
  • Automatische Verkettung von aufeinanderfolgenden Lese- und Schreibvorgängen (nur bei engem lokalen Busmodus)
  • Funktionale Simulationsmodelle für Intellectual Property (IP) Funktion für den Einsatz in VHDL- und Verilog HDL-Simulatoren mit Unterstützung von Intel
  • Benutzerfreundliches IP Toolbench Interface und Beispieldesign
  • Support für den Intel FPGA IP Evaluation Mode

Weitere Ressourcen

IP finden

Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.

Technischer Support

Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.

IP-Evaluierung und -Kauf

Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.

IP Base Suite

Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.

Designbeispiele

Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.

Vertrieb kontaktieren

Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.

Mehr anzeigen Weniger anzeigen

Intel und Quartus sind Marken der Intel Corporation oder ihrer Tochtergesellschaften in den USA und/oder anderen Ländern.

Produkte vergleichen