Intel® FPGA IP für DDR3 SDRAM Hochleistungs-Controller

Intel FPGA Intellectual Property (IP) für DDR3 SDRAM Hochleistungs-Controller bietet vereinfachte Schnittstellen für branchenübliche DDR3 SDRAM Geräte und Module. Intel FPGA IP funktioniert in Verbindung mit der physischen Intel FPGA ALTMEMPHY Schnittstellen-IP. Diese DDR3 SDRAM IP Funktionen bieten ein Half-Rate-Interface zur Kunden-Anwendungslogik.

Lesen Sie die Einführung im ALTMEMPHY IP Benutzerhandbuch ›

Intel® FPGA IP für DDR3 SDRAM Hochleistungs-Controller

Funktionsmerkmale

  • Flexible Architektur
  • Unterstützung für branchenübliche DDR3 SDRAM Geräte und Module
  • Fähigkeit zur Kombination mit Intel FPGA IP für die ALTMEMPHY physische Schnittstelle, was eine komplette DDR3-SDRAM Lösung bietet
  • Umfangreiche Funktionen
  • Optionaler vom Benutzer gesteuerte Refresh-Support
  • Kalibrierte On-Chip-Termination (OCT) beim Start
  • Integrierte Fehlerkorrekturcode (ECC) Funktionalität
  • Benutzerfreundlichkeit
  • Plattform Designer (vormals Qsys) IP-Support
  • Optionale Avalon® Speicherzuordnungs-Lokalschnittstelle
  • Support des Intel FPGA IP Evaluation Modus
  • Inklusive Parameterschnittstelle
  • Funktionelle IP Simulationsmodule für den Einsatz in Intel FPGA unterstützten VHDL- und Verilog HDL-Simulatoren

Der Parametereditor erzeugt ein Designbeispiel, das einen Beispieltreiber und Ihre DDR3 SDRAM Hochleistungs-Controller Variante instanziert. Das Designbeispiel ist ein vollständig funktionales Design, das simuliert, synthetisiert und in Hardware verwendet werden kann. Der Beispielstreiber ist ein Selbsttestmodul, das Lese- und Schreibbefehle an den Controller sendet und die gelesenen Daten prüft, um das Bestanden/Nicht-bestanden- und Test-abgeschlossen-Signal zu erzeugen.

Die typischen erwarteten Leistungs- und Nutzungswerte für Intel FPGA IP Funktionen sind im DDR3 SDRAM Hochleistungs-Controller Leitfaden verfügbar.