DDR5/DDR4 und LPDDR5/LPDDR4 EMIF FPGA IP
DDR4 und DDR5 bieten eine höhere Bandbreite und verbesserte Leistung als frühere Generationen, während DDR5 weitere Verbesserungen in Bezug auf Geschwindigkeit und Energieeffizienz bietet. LPDDR4 und LPDDR5 sind für einen geringen Stromverbrauch optimiert und eignen sich daher ideal für Embedded-Anwendungen, wobei LPDDR5 noch schnellere Datenraten und ein verbessertes Energiemanagement bietet. Wenn diese Speichertechnologien in Altera FPGAs integriert werden, ermöglichen sie eine schnellere Datenverarbeitung und eine effizientere Energienutzung für eine Vielzahl von Anwendungen, einschließlich Netzwerke, Cloud und Edge.
Die Härtung von Controller und PHY bietet verschiedene Vorteile, darunter:
- Kürzere Entwicklungszyklen und schnellere Markteinführungszeiten durch vorangemeldetes Timing
- Mehr FPGA Fabric-Logikressourcen für Benutzeranwendung verfügbar
- Verbesserte Fmax, Effizienz und Latenz
- Lösung mit geringem Energieverbrauch
Nutzen Sie diese Vorteile bei Agilex™ 5 Geräten, Agilex™ 7 Geräten, Stratix® 10 Geräten und Arria® 10 FPGAs in verschiedenen Anwendungen: Industrie, Wireless/Wireline, Broadcast, Medizin, Einzelhandel, Testmessungen und mehr.
| Intellectual Property | In Quartus® Prime Design Software enthalten | Bestellcodes |
|---|---|---|
| DDR5 und DDR4 EMIF FPGA IP | Ja | Kein Bestellcode erforderlich |
EMIF-Protokolle und -Eigenschaften
Merkmal |
Agilex™ 5 FPGAs |
Agilex™ 7 FPGA der M-Produktreihe |
Agilex™ 7 FPGA der I- und F-Produktreihe |
Stratix® 10 FPGA |
|---|---|---|---|---|
DDR5 |
Ja |
Ja |
Nein |
Nein |
LPDDR5 |
Ja |
Ja |
Nein |
Nein |
DDR4 |
Ja |
Ja |
Ja |
Ja |
LPDDR4 |
Ja |
Nein |
Nein |
Nein |
QDRIV |
Nein |
Nein |
Ja |
Ja |
Max. Schnittstellenbreite |
X72(DDR4) |
X80(DDR5) |
X72(DDR4) |
X72(DDR4) |
Maximale Schnittstellenrate |
4667 Mbit/s (LPDDR5) |
5600 Mbit/s (DDR5) |
3200 Mbit/s (DDR4) |
2666 Mbit/s (DDR4) |
Maximal unterstützte Ranks |
2 |
2 |
4 |
4 |
Debug-Funktionen
Das EMIF Debug Toolkit umfasst die folgenden grundlegenden und erweiterten Debug-Funktionen:
- Anzeige von Kalibrierungsmarge, Status, Pin-Verzögerung und VREF-Einstellungen
- Erneute Ausführung von Kalibrierung, Verkehrsgenerator und Treiber-Margining
- Aktualisierung von Verzögerungseinstellungen und Beendigungseinstellungen
- Konfigurierbarer Verkehrsgenerator zum Senden von Testverkehrmustern
Agilex™ 5 FPGA In-Action externe Speicherschnittstellen IP
Sehen Sie sich die Demo zu den externen Hochgeschwindigkeits-Speicherschnittstellen an, die wir auf den Agilex 5-Geräten anbieten.
Links zum Thema
Weitere Ressourcen
IP finden
Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.
IP Base Suite
Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.
Designbeispiele
Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.