Serial Lite IV Intel® FPGA IP Kern

Der Serial Lite IV Intel® FPGA Intellectual Property (IP) Kern eignet sich für eine Datenkommunikation mit hoher Bandbreite für Chip-to-Chip-, Board-to-Board und Backplane-Anwendungen.

Serial Lite IV Intel® FPGA IP Benutzerhandbuch lesen ›

Serial Lite IV Intel® FPGA IP Kern

Funktionsmerkmale

Merkmal Beschreibung
Datenübertragung
  • Unterstützt bis zu 116 Gbit/s pro Lane mit maximal 4 PAM4-Lanes von FHT in einem einzigen Link
  • Unterstützt bis zu 58 Gbit/s pro Lane mit maximal 4 NRZ-Lanes von FHT in einem einzigen Link.
  • Unterstützt bis zu 58 Gbit/s pro Lane mit maximal 12 PAM4-Lanes von FGT in einem einzigen Link.
  • Unterstützt bis zu 28 Gbit/s pro Lane mit maximal 16 NRZ-Lanes von FGT in einem einzigen Link.
  • Unterstützt die Modi kontinuierliches Streaming (Basic) oder Paket (Full).
  • Unterstützt Frame-Pakete mit geringem Overhead.
  • Unterstützt die Übertragung mit Byte-Granularität für jede Burst-Größe.
  • Unterstützt vom Benutzer initiierte oder automatische Lane-Ausrichtung.
  • Unterstützt programmierbare Ausrichtungsperiode.
PCs
  • Verwendet harte IP-Logik, die nahtlos an die E-Tile-Transceiver von Intel® Agilex™ und Intel® Stratix® 10-Geräten angeschlossen werden kann, um die Ressourcen für weiche Logik zu reduzieren.
  • Unterstützt den PAM4-Modulationsmodus für 100GBASE-KP4-Spezifikation. RS-FEC ist in diesem Modulationsmodus immer aktiviert.
  • Unterstützt den NRZ-Modulationsmodus mit (optionaler) KR-FEC-Fehlererkennung und -Korrektur.
  • Unterstützt 64b/66b Codierung/Decodierung.
Fehlererkennung und Handhabung
  • Unterstützt die CRC-Fehlerprüfung (Cyclic Redundancy Check) auf den Sende- (TX) und Empfangsdatenpfaden (RX).
  • Unterstützt die Überprüfung von RX-Link-Fehlern.
  • Unterstützt die RX PCS-Fehlererkennung.
Schnittstellen
  • Unterstützt nur Gesamt-Duplexpaketübertragung mit unabhängigen Verbindungen.
  • Verwendet die Punkt-zu-Punkt-Verbindung zu mehreren FPGAs mit geringer Übertragungslatenz.
  • Unterstützt benutzerdefinierte Befehle.

IP-Qualitätsmetrik

Grundlagen

Jahr der ersten IP-Bereitstellung

2019

Neueste Version der unterstützten Intel Quartus Prime-Software

22.2

Status

Fortgeschritten

Leistungen

Die Leistungen für den Kunden umfassen Folgendes:

Design-Datei (verschlüsselter Quellcode oder synthetisierte Netzliste)

Simulationsmodell für ModelSim*-Intel FPGA Edition

Timing- und/oder Layout-Beschränkungen

Dokumentation mit Revisionskontrolle

Y für Alle

Zusätzliche Leistungen für den Kunden in Verbindung mit der IP-Bereitstellung

Testbench- und Designbeispiele

Parametrisierungs-GUI für die IP-Konfiguration durch den Endbenutzer

Y

IP ist für den Support des Intel FPGA IP Evaluierungsmodus aktiviert

Y

Beschreibungssprache

Verilog

Testbench-Sprache

Verilog

Bereitgestellte Softwaretreiber

N

Support des Treiber-BS

N

Implementierung

Benutzeroberfläche

Avalon Streaming

IP-XACT-Metadaten

N

Verifizierung

Unterstützte Simulatoren

NCSim, ModelSim, VCS/VCSMX

Validierte Hardware

Intel Agilex FPGA Entwicklungskit, Intel Stratix 10 FPGA Signalintegritäts-Entwicklungskit

Prüfung auf Einhaltung der Branchenstandards durchgeführt

N

Wenn ja, welche Tests?

Wenn ja, bei welchen Intel FPGA-Bauelementen?

Wenn ja, Datum der Prüfung

Wenn nein, ist sie geplant?

N

Kompatibilität

IP wurde Interoperabilitätstests unterzogen

Wenn ja, mit welchen Intel FPGA-Bauelementen?

Interoperabilitätsberichte verfügbar