Serial Lite II Intel® FPGA IP Kern

Das Serial Lite II Protokoll spezifiziert eine Verbindung, die einfach zu erstellen ist, so wenig Logik wie möglich verwendet und wenig Aufwand bei der Implementierung erfordert. Die Serial Lite II Intel® FPGA IP verfügt über zahlreiche Funktionen und kann über eine leistungsstarke grafische Benutzeroberfläche (GUI) parametrisiert werden.

Eine mit dem Serial Lite II Intel® FPGA IP Kern aufgebaute Verbindung kann zwischen 622 Mbit/s und 6,375 Gbit/s pro Lane arbeiten. Intel® Arria® 10-Geräte, die den IP-Kern verwenden, können mit weit über 6,375 Gbit/s pro Lane arbeiten. Das 8B/10B-Kodierungsschema und die optionale zyklische Redundanzprüfung (CRC) erhöhen die Zuverlässigkeit der Verbindung. Eine weitere Verringerung der Bitfehlerrate kann durch die optionale Funktion „Retry-on-Error“ erreicht werden. Unstimmigkeiten zwischen Datenrate und Verbrauch können mit der optionalen Flusskontrolle ausgeglichen werden, um sicherzustellen, dass keine Daten verloren gehen.

Beachten Sie, dass die Intel® Arria® 10 und Cyclone® V Gerätereihen indirekt die Verwendung des Serial Lite II Intel® FPGA IP Kerns in der Intel® Quartus® Prime Software unterstützen. Wenn Ihr Design den IP-Kern auf Intel Arria® 10 oder Cyclone® V Geräten benötigt, wenden Sie sich bitte an Ihren lokalen Vertriebsmitarbeiter, um eine spezielle Lizenz und einfach zu befolgende Implementierungsrichtlinien zu erhalten.

Funktionsmerkmale

• Funktionen der physikalischen Schicht
• 622 Mbit/s bis 6,375 Gbit/s pro Lane (< Unterstützung der Datenrate für Intel Arria® 10-Geräte)
• Ein- oder mehrspuriger Support (bis zu 16 Lanes)
• 8-Bit-, 16-Bit- oder 32-Bit-Datenpfad pro Lane
• Symmetrisch-, asymmetrische, unidirektional/simplex oder Broadcast-Modus
• Optionale Ver- und Entschlüsselung von Nutzlast und Leerlauf
• Selbstsynchronisierender Verbindungsereignis-Maschine
• Channel Bonding skalierbar bis zu 16 Lanes
• Synchroner oder asynchroner Betrieb
• Automatische Taktratenkompensation für asynchrone Nutzung
• +/-100 und +/-300 Teile pro Million (ppm)
• Merkmale der Verbindungsebene
• Kompatibel mit der Atlantic-Schnittstelle
• Support für zwei Arten von Benutzerpaketen: Datenpakete und Prioritätspakete
• Optionaler Support des Paketintegritätsschutzes mit CRC-32 oder CRC-16
• Optionaler „retry-on-error“ für Prioritätspakete
• Flusssteuerung für einzelne Anschlüsse (Daten/Priorität)
• Uneingeschränkte Daten- und Prioritäts-Paketgröße
• Optionale Link-Management-Pakete
• Voller Support von asymmetrischen, unidirektionalen und Broadcast-Modi bei Raten bis zu 3,125 Gbit/s (siehe Benutzerhandbuch)
• Einfach zu bedienende GUI – Schnittstelle
• Funktionelle IP Simulationsmodelle für den Einsatz in Intel® FPGA unterstützten VHDL- und Verilog HDL-Simulatoren