Zum Hauptinhalt wechseln
Banner von Intel – Zurück zur Homepage
Meine Tools

Wählen Sie Ihre Sprache aus

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
Einloggen um auf beschränkten Inhalt zuzugreifen

Suche auf Intel.com nutzen

Sie können die gesamte Seite Intel.com mühelos auf verschiedene Weisen durchsuchen.

  • Markenbezeichnung: Core i9
  • Dokumentennummer: 123456
  • Code Name: Emerald Rapids
  • Spezielle Operatoren: "Ice Lake", Ice AND Lake, Ice OR Lake, Ice*

Direktlinks

Sie können auch die Quick-Links unten versuchen, um sich Ergebnis der beliebtesten Suchvorgänge anzusehen.

  • Produktinformationen
  • Support
  • Treiber und Software

Kürzlich durchgeführte Suchen

Einloggen um auf beschränkten Inhalt zuzugreifen

Erweiterte Suche

Nur darin suchen

Sign in to access restricted content.
  1. Intel® Produkte
  2. Altera® FPGA, SoC FPGA und CPLD
  3. Altera® FPGA Intellectual Property
  4. Schnittstellenprotokolle IP Cores
  5. P-Tile PCIe Hard IP

Die von Ihnen verwendete Browser-Version wird für diese Website nicht empfohlen.
Wenn Sie ein Update auf die neueste Version Ihres Browsers wünschen, klicken Sie auf einen der folgenden Links.

  • Safari
  • Chrome
  • Edge
  • Firefox

P-Tile PCIe* Hard IP

P-Tile ist eine FPGA-Companion-Tile, die für Stratix® 10 DX und Agilex™ 7 FPGA-Bauelemente der F-Reihe verfügbar ist und PCIe*-Konfigurationen bis zu 4.0 x16 in Endpoint (EP), Root Port (RP) und Transaction Layer (TL) Bypass-Modi unterstützt.

P-Tile Avalon® Streaming Intel® FPGA IP für PCIe Anleitung lesen ›

P-Tile Avalon® Streaming Intel® FPGA IP für PCIe Designbeispiel Benutzerhandbuch lesen ›

P-Tile PCIe* Hard IP

P-Tile Linkup-Video

Sehen Sie sich die Demo des Intel® Stratix® 10 DX Geräts an, das P-Tile zur Verbindung mit einem Intel® Xeon® Server verwendet.

Einhaltung von Standards und Spezifikationen

  • PCIe Basisspezifikation Revision 4.0
  • Single-Root-I/O-Virtualisierungs- und Freigabespezifikation, Rev. 1.1
  • PHY Interface für PCIe Architekturen, Version 4.0
  • Virtuelles E/A-Komponente (VIRTIO) Version 1.0
  • P-Tile PCIe Hard IP hat PCI-SIG Compliance-Tests erfolgreich bestanden. Die Ergebnisse werden auf der Liste der PCI-SIG-Integratoren veröffentlicht.

Funktionsmerkmale

  • Vollständiger Protokollstapel einschließlich Transaktion, Datenlink und physikalische Schichten, implementiert als Hard IP.
  • PIPE-Modus-Unterstützung
  • Unterstützt PCIe* 4.0/3.0-Konfigurationen nativ mit Unterstützung für 2.0/1.0-Konfigurationen über Link-Down-Training
  • Port-Bifurkation-Funktionen: vier x4-Root-Ports, zwei x8-Endpunkte
  • Unterstützt TL-Bypass-Modus sowohl im Upstream- als auch im Downstream-Modus
  • Bis zu 512 B Maximum Payload Size (MPS)
  • Bis zu 4096-Byte (4 KB) Maximum Read Request Size (MRRS)
  • Separater Referenztakt mit unabhängigem Spread-Spectrum-Clocking (SRIS)
  • Separater Referenztakt ohne Spread-Spectrum-Clocking (SRNS)
  • Verbreitete Referenztaktarchitektur
  • Unabhängiges PERST für zwei Reset-Operationen (x8x8 EP und x8x8 TL Bypass)
  • Erweiterte Fehlerberichte (nur PF)
  • Unterstützung für D0- und D3-PCIe-Energiezustände
  • Lane-Begrenzung am Empfänger
  • Anwesenheitserkennung für Retimer
  • Unterstützt den autonomen Hard IP-Modus, der es dem PCIe Hard IP ermöglicht, mit dem Host zu kommunizieren, bevor FPGA-Konfiguration und Eingabe in den Benutzermodus abgeschlossen sind.
  • FPGA-Kernkonfiguration über PCIe-Link (CVP Init and CVP Update) und Partial Reconfiguration (PR) über PCIe-Link

Multifunktions- und Virtualisierungsfunktionen

  • SR-IOV-Support (8 PFs, 2K VFs pro Endpunkt)
  • VirtIO-Support über die Konfiguration Intercept-Schnittstelle
  • Skalierbare I/O- und Shared virtueller Speicher (SVM)-Support
  • Zugangskontroll-Service (ACS)
  • Alternative Routing-ID-Interpretation (ARI)
  • Function Level Reset (FLR)
  • Support für TLP Processing Hint (TPH)
  • Adressübersetzungsdienste (ATS)
  • Adressraum-ID verarbeiten (PasID)

Funktionen der Benutzeroberfläche

  • Avalon® Streaming-Schnittstelle (Avalon-ST)
  • Benutzer-Paketschnittstelle mit getrenntem Header-, Daten- und Präfix-Bereich
  • Doppelt segmentierte Benutzer-Paketschnittstelle mit der Möglichkeit, bis zu zwei TLPs in jedem beliebigen Zyklus zu verarbeiten (nur x16 Kern)
  • Erweiterter Tag-Support
  • 10-Bit-Tag-Support (maximal 768 ausstehende Tags (x16) / 512 ausstehende Tags (x4/x8) zu jedem beliebigen Zeitpunkt, für alle Funktionen kombiniert)

Komplementäre IPs

  • Skalierbare Switch-IP für PCI Express
  • Multichannel DMA IP für PCI Express (AVMM/AVST Schnittstellen)

Support von Treibern

  • Linux-Gerätetreiber
  • Windows-Gerätetreiber (nur Stratix 10) (Jungo: partnerfähige Gerätetreiber)

IP Debug-Funktionen

  • Debug-Toolkit-Funktionen:
  • Protokoll und Informationen zum Verbindungsstatus
  • Grundlegende und erweiterte Debugging-Funktionen, einschließlich PMA-Registerzugriff und Eye-Viewing-Funktion.

IP-Status

Status der Bestellung

Kein Bestellcode erforderlich

Alles anzeigen Weniger anzeigen

Links zum Thema

Dokumentation

  • P-Tile Avalon® Streaming-Intel® FPGA IP für PCIe – Benutzerhandbuch
  • P-Tile Avalon® Streaming-Intel® FPGA IP für PCIe Designbeispiel Benutzerhandbuch
  • Versionshinweise für Intel® FPGA IP

Support für Komponenten und Hardware Development Kit

  • Stratix® 10 DX FPGA
  • Stratix® 10 DX FPGA Development Kit
  • Agilex™ 7 FPGA der F-Reihe
  • Agilex™ 7 FPGA F-Reihe Development Kit

Sonstige Unterstützung

  • PCI-SIG-Website
  • Liste der PCI-SIG-Integratoren
  • PCIe IP Support-Center

Weitere Ressourcen

IP finden

Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.

Technischer Support

Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.

IP-Evaluierung und -Kauf

Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.

IP Base Suite

Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.

Designbeispiele

Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.

Vertrieb kontaktieren

Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.

Mehr anzeigen Weniger anzeigen
Produkte vergleichen
  • Über Intel
  • Unser Engagement
  • Investor Relations
  • Kontakt
  • Newsroom
  • Stellenangebote
  • Impressum
  • © Intel Corporation
  • Nutzungsbedingungen
  • *Marken
  • Supply-Chain-Transparenz
  • Cookies
  • Datenschutz
  • Sitemap
  • Geben Sie meine personenbezogenen Daten nicht weiter California Consumer Privacy Act (CCPA) Opt-Out Icon

Für die Funktion bestimmter Technik von Intel kann entsprechend konfigurierte Hardware, Software oder die Aktivierung von Diensten erforderlich sein. // Kein Produkt und keine Komponente kann absolute Sicherheit bieten. // Ihre Kosten und Ergebnisse können variieren. // Die Leistung variiert je nach Verwendung, Konfiguration und anderen Faktoren. Weitere Informationen finden Sie unter intel.com/performanceindex // Siehe unsere vollständigen rechtlichen Hinweise und Haftungsausschlussklauseln. // Intel verpflichtet sich zur Achtung der Menschenrechte und zur Vermeidung der Mittäterschaft an Menschenrechtsverletzungen. Weitere Informationen finden Sie in Intels globalen Menschenrechtsprinzipien. Die Produkte und Software von Intel sind ausschließlich für die Nutzung in Anwendungen vorgesehen, die keine Verletzung international anerkannter Menschenrechte verursachen oder zu einer Verletzung derselben beitragen.

Intel Fußzeilenlogo