F-Tile PCIe Hard IP
Die Intel® F-Tile-Hard-IP-Implementierung unterstützt PCIe* 4.0 in den Endpunkt-, Root-Port- und TLP-Bypass-Modi. Es unterstützt ebenso Avalon®-Streaming-Schnittstellen. Die F-Tile-Implementierung dient als „Companion“-Tile für Intel® Agilex™ Geräte.
F-Tile ist der Nachfolger von P-Tile und unterstützt nativ PCIe-3.0- und 4.0-Konfigurationen.
F-Tile Avalon® Streaming Intel® FPGA IP Anleitung für PCIe lesen ›
F-Tile Avalon Streaming Intel® FPGA IP für PCIe Designbeispiel Anleitung lesen ›
F-Tile PCIe Hard IP
Einhaltung von Standards und Spezifikationen
- PCIe Basisspezifikation Revision 4.0
- Single-Root-I/O-Virtualisierungs- und Freigabespezifikation, Rev. 1.1
- Adressübersetzungsdienste, Revision 1.1
- PHY Interface für PCIe Architekturen, Version 4.0
- Virtuelles E/A-Gerät (VIRTIO) Version 1.0
Funktionsmerkmale
- Enthält einen vollständigen Protokollstapel, einschließlich der Transaktions-, Datenverbindungs- und physikalischen Ebenen, die als Hard-IP implementiert sind.
- Native Unterstützung von PCIe* 4.0/3.0 Konfigurationen mit Support für 1.0/2.0 Konfigurationen über Link-Down-Training.
- Unterstützt Root Port (RP) und Endpoint (EP) Modi.
- Support für TL-Bypass-Modus zur Aktivierung von UP-Port oder Down-Port-Funktionalität für die Arbeit mit Fabric-basiertem PCI Switch IP.
- Unterstützt verschiedene Multilink-EP-, RP-Modi in x8-, x4-Konfigurationen mit geringerer Breite.
- Unterstützt bis zu 512 Byte maximale Nutzlastgröße (MPS).
- Support von bis zu 4096 Byte (4 KB) maximale Leseanforderungsgröße (MRRS).
- Support für Single Virtual Channel (VC).
- Unterstützt Abschluss-Timeout-Bereiche durch Abschluss-Timeout-Schnittstelle.
- Atomare Operationen (FetchAdd/Swap/CAS).
- Support für verschiedener Taktungsmodi: Common Reflect, Independent Refclks mit & ohne Spread Spectrum (SRIS, SRNS)
- PCIe* erweiterte Fehlerberichterstattung.
- ECRC-Erzeugung und -Prüfung.
- Datenbus-Paritätsschutz.
- Support der D0- und D3-PCIe-Energiezustände.
- Spurbegrenzung beim Empfänger.
- Anwesenheitserkennung für Retimer.
- Unterstützt den autonomen Hard IP-Modus, der es dem PCIe Hard IP ermöglicht, mit dem Host zu kommunizieren, bevor FPGA-Konfiguration und Eingabe in den Benutzermodus abgeschlossen sind.
- FPGA-Kern-Konfiguration über PCIe-Link (CVP Init und CVP Update)
Multifunktions- und Virtualisierungsfunktionen
- SR-IOV-Support (8 PFs, 2K VFs pro Endpunkt)
- VirtIO-Support über die Konfiguration Intercept-Schnittstelle
- Skalierbare I/O- und virtuell genutzte Speicher-Unterstützung (SVM) (Zukunft).
- Zugangskontroll-Service (ACS)
- Alternative Routing-ID-Interpretation (ARI)
- Funktionslevel zurücksetzen (FLR)
- Support für TLP-Verarbeitungshinweis (TPH)
- Support für Adressübersetzungsdienste (ATS)
- Adressraum-ID verarbeiten (PasID)
Funktionen der Benutzeroberfläche
- Avalon® Streaming-Schnittstelle (Avalon-ST)
- Benutzer-Paketschnittstelle mit getrenntem Header-, Daten- und Präfix-Bereich
- Doppelt segmentierte Benutzerpaket-Schnittstelle mit der Möglichkeit, bis zu zwei TLPs in jedem bestimmten Zyklus zu verarbeiten (nur x16 Kern)
- Erweiterte Tag-Unterstützung.
- 10-Bit-Tag-Support (maximal 768 ausstehende Tags (x16) / 512 ausstehende Tags (x8/x4) zu einem beliebigen Zeitpunkt, für alle Funktionen kombiniert.
Komplementäre IPs
IP Debug-Funktionen
- Debug-Toolkit mit den folgenden Funktionen:
- Protokoll und Informationen zum Verbindungsstatus.
- Grundlegende und erweiterte Debugging-Funktionen, einschließlich PMA-Registerzugriff und Eye-Viewing-Funktion.
Support von Treibern
- Linux-Gerätetreiber.
Links zum Thema
Dokumentation
Weitere Ressourcen
IP finden
Finden Sie den richtigen Intel® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für den technischen Support zu diesem IP-Core besuchen Sie bitte die Support-Ressourcen oder die Intel® Premium-Unterstützung. Außerdem können Sie in der Wissensdatenbank und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Intel® FPGA IP-Cores.
Design von Intel® FPGA IP
Weitere Informationen über das Design von Intel® FPGA IP, einer großen Auswahl an serienmäßigen Kernen, die für Intel® FPGA IP optimiert sind.
IP Base Suite
Kostenlose Lizenzen für Intel FPGA IP-Cores mit einer aktiven Lizenz für Intel® Quartus® Prime Standard oder Pro Edition Software.
IOP-Prüfung
Intel vergibt die Interoperabilitätszertifizierung oder IOP-Zertifizierung an verifizierte Intel FPGA IPs oder IP-Cores von Mitgliedern des Intel FPGA Design Solutions Network.
Intel® FPGA Partner IP
Katalog nach Intel® FPGA Partnern für IP-Cores im Intel® Solutions Marketplace durchsuchen.
Designbeispiele
Designbeispiele und Referenzdesigns für Intel® FPGA-Geräte herunterladen.
IP-Zertifikationen
Intel ist bestrebt, IP-Cores bereitzustellen, die reibungslos mit Intel® FPGA-Tools oder Schnittstellenspezifikationen zusammenarbeiten.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Intel® FPGA-Produkten haben.