Multichannel DMA FPGA IP für PCI Express*
Der Multichannel DMA IP für PCI Express bietet hohe Effizienz, Geschwindigkeit und Konfigurationsflexibilität zur Unterstützung verschiedener Anwendungen von HPC, Cloud, Netzwerk bis hin zu Embedded. Mit Unterstützung für bis zu 2048 Kanäle und Linux-basierten PCIe-Treibern ist diese Lösung mit geringer Latenz und geringer Ressourcenauslastung für die Verarbeitung großer Datenmengen zur Optimierung der Systemleistung unerlässlich.
1. Agilex™ 5 FPGA – AXI Multichannel DMA ist verfügbar.
- AXI-Stream Benutzerlogik-Schnittstelle
2. Agilex™ 7 FPGA – Es stehen zwei Multichannel-DMAs zur Verfügung – je nach Auswahl der Benutzeroberfläche.
- Avalon® Speicherzuordnung oder Avalon® Streaming Benutzerlogikschnittstelle
- AXI-Stream Benutzerlogik-Schnittstelle
Die Multichannel-DMA-IPs bieten nicht nur, wie oben erwähnt, eine Vielzahl von Benutzerlogikschnittstellen, sondern vereinfachen in Verbindung mit unserer PCI-SIG*-konformen PCI-Express-Hard-IP die Gesamtintegration und beschleunigen die Designzyklen.
Der DMA besteht aus Kanälen, die aus Host-zu-Gerät- (H2D) und Gerät-zu-Host-Warteschlangenpaaren (D2H) bestehen. Wie in der Abbildung gezeigt, kann das Multichannel-DMA in der Hardware-Infrastruktur eines Servers verwendet werden, um die Kommunikation zwischen verschiedenen auf virtuellen Maschinen (VM) basierten Clients und ihren FPGA-Geräte-basierten Gegenstücken zu ermöglichen. Der DMA arbeitet mit deskriptorbasierten Warteschlangen, die von einem Linux-Treiber eingerichtet werden, um Daten zwischen dem FPGA und dem Host zu übertragen. Wenn die Warteschlangen gefüllt sind, liest die Steuerlogik die Warteschlangendeskriptoren und führt sie aus. Nach der Ausführung stellt der DMA einen Interrupt bereit, um den Abschluss der Transaktion zu vermerken.
Beim Aufbau von PCI Express-Lösungen auf Systemebene unterstützen die Multichannel DMA IP mit der PCIe Hard IP sowohl Root Port (RP) als auch Endpoint (EP) Topologien. Diese Art der Konfiguration, Kompatibilität und Flexibilität ermöglicht eine nahtlose Integration in verschiedene Plattformen, von Embedded bis Enterprise.
- Anwendungsschnittstellenoptionen: AXI-Stream, Avalon Speicherzuordnung oder Avalon Streaming
- Agilex™ 7 FPGA DMA-Funktionen
- Agilex™ 5 FPGA DMA Funktionen
- Konfigurierbarkeit von Root-Port oder Endpunkt
- Integrierter MSI-X-Interrupt für DMA-Operationen
- 10-Bit-Tag-Unterstützung auf DMA-Ebene, um eine ordnungsgemäße Transaktionsverfolgung und -verwaltung zu gewährleisten
- Unterstützt Neuordnung nach Abschluss und Timeout für die Fertigstellung
- Entwickelt, um Head-of-Line-Blockierung über alle Kanäle hinweg zu verhindern
| Intellectual Property | In Quartus® Prime Design Software enthalten | Bestellcodes |
|---|---|---|
Agilex™ 7 und Stratix® 10 FPGAs – Mehrkanal-DMA-IP für PCI Express (AVMM / AVST-Schnittstellen) (erhältlich mit H-Tile (Stratix® 10), P-Tile, F-Tile und R-Tile) |
Nein | IP-PCIEMCDMA |
Links zum Thema
Support für Komponenten und Hardware Development Kit
Weitere Ressourcen
IP finden
Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.
IP Base Suite
Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.
Designbeispiele
Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.