JESD204B Intel® FPGA IP
Intel bietet die serielle Schnittstelle JESD204B in der Industrie für mehrere Produkte an – von kostengünstigen oder stromsparenden bis hin zu leistungsstarken FPGAs und SoCs. Die JESD204B Intel® FPGA IP ist eine serielle Hochgeschwindigkeits-Punkt-zu-Punkt-Schnittstelle für Digital-Analog-(DAC) oder Analog-Digital-(ADC)-Wandler zur Übertragung von Daten an FPGA-Geräte.
Lesen Sie die Anleitung für F-Tile JESD204B Intel® FPGA IP ›
Lesen Sie die Anleitung für das F-Tile JESD204B Intel® FPGA IP Designbeispiel ›
Lesen Sie die JESD204B Intel® FPGA IP-Anleitung ›
Lesen Sie die Anleitung für das JESD204B IP Core-Designbeispiel ›
JESD204B Intel® FPGA IP
Die JESD204B Intel® FPGA IP enthält:
- Media Access Control (MAC) – Data Link Layer (DLL)-Block, der den Verbindungsstatus und die Zeichenersetzung steuert.
- Physical layer (PHY) – Physical Coding Sublayer (PCS) und Physical Media Attachment (PMA) Block.
Mit unserer einzigartigen Implementierung einer vollständigen Transportebene müssen Konstrukteure keine Dokumentation mehr analysieren, um eine Lösung für eine Transportebene zu integrieren oder zu entwickeln. Intels Hardware-Interoperabilitätstests des Intel® FPGA Intellectual Property (IP)-Kerns JESD204B mit Anbietern von Analog-Digital-Wandlern (ADC) und Digital-Analog-Wandlern (DAC), RFICs und analogen Front-Ends verhelfen Ihnen ebenfalls zu einer schnelleren Markteinführung.
Funktionsmerkmale
Der JESD204B Intel® FPGA IP Kern bietet die folgenden Schlüsselfunktionen:
- Lane-Raten von bis zu 12,5 Gbit/s (charakterisiert und zertifiziert nach dem JESD204B-Standard) und Lane-Raten von bis zu 19 Gbit/s bei Intel® Agilex™ 7 E-Tile und bis zu 20 Gbit/s bei Intel® Agilex™ 7 F-Tile (nicht charakterisiert und nicht zertifiziert nach dem JESD204B-Standard)
- Runtime-Rekonfiguration der JESD-Parameter (L, M, F, S, N, K, CS, CF, Datenrate)
- Basis- und PHY-Partitionierung für Portabilität.
- Betriebsmodus der Unterklasse 0 für Abwärtskompatibilität zu JESD204A.
- Betriebsmodi der Unterklassen 1 und 2 für deterministischen Latenz-Support zwischen ADC/DAC und FPGA.
- Synchronisierung mehrerer Geräte.
- Serielle Spurausrichtung und -überwachung.
- Fähigkeit zur Abstimmung der Latenz im IP-Core.
- Transceiver-Kanalteilung für Sender (TX) und Empfänger (RX) zur Optimierung der Transceiver-Anzahl.
- Hardware-validierte Designbeispiele, die das Design der Transportebene beinhalten.
IP-Status
Status der Bestellung |
In Benutzung |
Bestellcodes |
|
Intel® FPGA-IP-JESD204-SUITE |
IPS-JESD204 (enthält JESD204B, JESD204B-FTILE, JESD204C, JESD204C-FTILE) |
Intel hat die JESD204B Intel® FPGA IP Hardware-Validierung mit Konverter-Bausteinen der folgenden führenden Anbieter durchgeführt. Die unten aufgeführten Hardware-Checkout-Berichte herunterladen.
Analoggeräte
- AD9625 Intel® Stratix® 10 L-Tile (PDF)
- AD9371 - Intel® Arria® 10 GX (PDF)
- AD9162 - Intel® Arria® 10 GX (PDF)
- AD9680 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD9250 - Arria V GT/Arria® V SoC (PDF)
- AD9625 - Intel® Arria® 10 GX/Stratix® V (PDF)
- AD6676 - Intel® Arria® 10 GX (PDF)
- AD9144 - Intel® Arria® 10 GX (PDF)
Links zum Thema
Dokumentation
- Implementierung von Analog-Digital-Wandler Multi-Link Designs mit Intel® Stratix® 10 JESD204B RX IP Core
- Implementierung von Analog-Digital-Wandler Multi-Link Designs mit Intel® Arria® 10 JESD204B RX IP Core
- Implementierung von JESD204B IP Core System Referenzdesign mit Nios® II Prozessor
- Verwendung der JESD204B MegaCore Funktion in Arria® V Geräten
Hinweis: Die Evaluierungsmodule (EVMs) TSW14J57 und TSW14J56 von Texas Instruments wurden mit Intel® Arria® 10 FPGAs bzw. Arria® V FPGAs entwickelt. Alle Geräte von Texas Instruments, die vom TSW14J57EVM und dem TSW14J56EVM unterstützt werden, wurden hardware-validiert, um mit dem JESD204B Intel® FPGA IP kompatibel zu sein.
Weitere Ressourcen
IP finden
Finden Sie den richtigen Intel® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für den technischen Support zu diesem IP-Core besuchen Sie bitte die Support-Ressourcen oder die Intel® Premium-Unterstützung. Außerdem können Sie in der Wissensdatenbank und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Intel® FPGA IP-Cores.
Design von Intel® FPGA IP
Weitere Informationen über das Design von Intel® FPGA IP, einer großen Auswahl an serienmäßigen Kernen, die für Intel® FPGA IP optimiert sind.
IP Base Suite
Kostenlose Lizenzen für Intel FPGA IP-Cores mit einer aktiven Lizenz für Intel® Quartus® Prime Standard oder Pro Edition Software.
IOP-Prüfung
Intel vergibt die Interoperabilitätszertifizierung oder IOP-Zertifizierung an verifizierte Intel FPGA IPs oder IP-Cores von Mitgliedern des Intel FPGA Design Solutions Network.
Intel® FPGA Partner IP
Katalog nach Intel® FPGA Partnern für IP-Cores im Intel® Solutions Marketplace durchsuchen.
Designbeispiele
Designbeispiele und Referenzdesigns für Intel® FPGA-Geräte herunterladen.
IP-Zertifikationen
Intel ist bestrebt, IP-Cores bereitzustellen, die reibungslos mit Intel® FPGA-Tools oder Schnittstellenspezifikationen zusammenarbeiten.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Intel® FPGA-Produkten haben.
† Tests messen die Leistung von Komponenten bei einem bestimmten Test und mit bestimmten Systemen. Unterschiede in der Hardware, der Software oder der Konfiguration des Systems beeinflussen die tatsächliche Leistung. Wer vor dem Kauf die Leistungsfähigkeit bewerten möchte, sollte hierzu andere Informationsquellen heranziehen. Ausführlichere Angaben über die Leistung und Benchmarkergebnisse finden Sie unter www.intel.com/benchmarks.
Intel und Quartus sind Marken der Intel Corporation oder ihrer Tochtergesellschaften in den USA und/oder anderen Ländern.