Intel® FPGA Compute Express Link (CXL) IP

Das erste mit CXL Hard IP ausgelieferte FPGA mit bis zu 4x mehr Bandbreite pro Port.1

Jetzt mit Unterstützung für die CXL-Spezifikationen Revision 1.1 und 2.0.

Intel® FPGA Compute Express Link (CXL) IP

Verfügbar mit Quartus Prime Design Software v22.3

Compute Express Link (CXL) ist der neue Prozessor zum peripheren Beschleunigungslink-Protokoll. Es basiert auf und fügt zusätzliche Funktionalität zu dem bestehenden PCIe-Protokoll hinzu, indem es eine kohärente Kommunikation zwischen den beiden Seiten ermöglicht. Dies ermöglicht einem CXL-Link eine effiziente, latenzarme Leistung mit hoher Bandbreite bei Verwendung mit Look-Aside- oder Inline-Beschleunigern für heterogenes Computing.

Für alle, die einen FPGA-basierten Beschleuniger erstellen oder verwenden möchten, ist das CXL-Protokoll Hard IP innerhalb der R-Tile verfügbar, das in ausgewählten Mitgliedern der Intel® Agilex™ I-Reihe und Intel® Agilex™ M-Reihe von FPGAs integriert ist. Hard IP ermöglicht die Unterstützung einer Gen5 x16-Konfiguration mit voller Bandbreite und minimaler Nutzung der FPGA Fabric-Ressourcen.

Implementierung von diskreten CXL-Beschleunigern mit Intel® Agilex™ FPGAs

Intel® Agilex™ FPGAs unterstützen CXL über R-Tile Hard IP.

Verfügbar als Hard IP2 (HIP) auf R-Tile:

  • Vollständige Gen5 x16-Leistung umsetzen
  • Minimale Fabric-Ressourcen => mehr Platz für Benutzerlogik
  • Support für CXL-Spezifikation. 1.1 und 2.0 (kontaktieren Sie Intel für Preise und Zeitpläne).

FPGA Support-Logik für jeden CXL-Gerätetyp:

  • Beschleuniger Typ 1 (Bestellnummer: IP-CXLTYP1)
  • Beschleuniger Typ 2 (Bestellnummer: IP-CXLTYP2)
  • Speichererweiterung Typ 3 (Bestellnummer: IP-CXLTYP3DDR)
  • Enthält FPGA Designbeispiel, Simulationsmodell und Debug-Toolkit

Flexible, an Gerät angeschlossene Speicher-Subsystemarchitektur:

  • Ermöglicht es dem Benutzer, Arbeitsspeicher verschiedene Typen und Controller zu mischen und zu verwalten.
  • M20K-Blöcke, DDR4, DDR5, LPDDR5, HBM2e, SSD

IP-Status

Status der Bestellung

Vorläufig

Bestellcodes

Intel® FPGA Compute Express Link (CXL) IP

IP-CXLTYP3DDR
Alles anzeigen Weniger anzeigen

Um die CXL Hard IP zu aktivieren und CXL Soft R-Tile Wrapper und Soft Support Logik zu erhalten, ist der Kauf bzw. die Aktivierung einer separaten CXL IP Lizenz für die ordnungsgemäße Verwendung mit Intel® Quartus® Prime Design Software erforderlich. Wenden Sie sich an Ihren örtlichen Intel Vertriebsmitarbeiter, um Einzelheiten zu Preisen zu erhalten.

Um eine kostenlose 30- oder 60-tägige IP-Probelizenz zu aktivieren, wenden Sie sich bitte an Ihren örtlichen Intel Vertriebsmitarbeiter.

Produkte vergleichen

Produkt- und Leistungsinformationen

1Im Vergleich zu den FPGAs von Konkurrenten (kein CXL Hard IP) die CXL-Controller von Drittanbietern (Soft-IP läuft unter Gen4 x8) verwenden.
2Die Aktivierung von CXL Hard IP erfordert eine separate Lizenzierung/Kauf und ist bei IP Support Logik-Bestellnummern enthalten.