Backplane Ethernet 10GBASE-KR PHY Intel® FPGA IP Core
Der Backplane Ethernet 10GBASE-KR PHY Intel® FPGA Intellectual Property (IP) Core ist ein Transceiver PHY, mit dem Sie sowohl die standardmäßige Hard Physical Coding Sublayer (PCS) als auch die leistungsstärkere Hard 10G PCS und das Hard Physical Medium Attachment (PMA) für einen einzelnen Backplane-Ethernet-Kanal realisieren können. Er implementiert die im IEEE 802.3ap-2007-Standard beschriebene Funktionalität. Da jede Instanz des 10GBASE-KR PHY IP Core einen einzelnen Kanal unterstützt, können Sie Multi-Channel-Designs einrichten, indem Sie mehr als eine Instanz des Core instanziieren.
Intel® Stratix® 10 10GBASE-KR PHY IP Core Benutzerhandbuch lesen ›
Backplane Ethernet 10GBASE-KR PHY Intel® FPGA IP Core
Funktionsmerkmale
- Integrierte 1000BASE-KX / 10GBASE-KR (1G/10Gb) Backplane Ethernet PCS und PMA
- Direkte interne Schnittstelle mit Intel® FPGA 1G/10GbE Media Access Controller (MAC) für eine vollständige Single-Chip-Lösung
- Automatische Aushandlung nach 10GBASE-KR zur Verhandlung zwischen 1000BASE-KX (1 Gbit/s Ethernet oder 1GbE) und 10GBASE-KR (10 Gbit/s Ethernet oder 10GbE) PHY-Typen gemäß Abschnitt 73 des IEEE 802.3ap-2007-Standards
- Link-Training zur automatischen Konfiguration des Remote Link Partner Transmitter Physical Media Driver (PMD) für die niedrigste Bit Error Rate (BER) nach Abschnitt 72 des IEEE 802.3ap-2007-Standards
- Forward Error Correction (FEC) zur Minimierung der Wiederübertragung nach IEEE 802.3 und 802.3ba Abschnitt 74
- Interner programmierbarer Algorithmus für die Empfängeranpassung nach IEEE 8023.ap Abschnitt 72.6.10.2.3 zur Benutzerfreundlichkeit
- Flexible IP-Benutzersteuerungen zur Leistungsoptimierung in verschiedenen Systemkonfigurationen und Kanälen
- Erkennung des Fehlerstatus von Empfänger-Links
- Lokaler serieller Loopback vom Sender zum Empfänger am Serial Transceiver für Selbsttests
- Leistungsstarke interne Systemschnittstellen
- GMII und Single Data Rate (SDR) XGMII Schnittstellen zu 1G/10GbE MAC, 8 Bits bei 125 MHz bzw. 72 Bits bei 156,25 MHz für die Datenübertragung
- Intel® FPGA Avalon®-Speicher zugeordnete (PDF) (Avalon-MM) 32 Bit Schnittstelle für die Agentenverwaltung
IP-Status
Status der Bestellung |
In Benutzung |
Bestellcodes |
|
Intel® Stratix® 10 10GBASE-KR PHY IP Core |
IP-10GBASEKRPHY |
Intel® Arria® 10 Transceiver PHY |
IP-10GMRPHY |
Links zum Thema
Dokumentation
Entwicklungs-Mainboards
Weitere Ressourcen
IP finden
Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.
Technischer Support
Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.
IP-Evaluierung und -Kauf
Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.
IP Base Suite
Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.
Designbeispiele
Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.
Vertrieb kontaktieren
Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.