Viterbi Intel® FPGA IP Core

Der Viterbi Intel FPGA IP Core generiert hochleistungsfähige Viterbi Intellectual Property (IP)-Funktionen mit Soft-Decision, die eine breite Palette von Standard-Viterbi-Decodern implementieren.

Lesen Sie die Anleitung für Viterbi IP Core ›

Viterbi Intel® FPGA IP Core

Viterbi-Decodierung (auch als Maximalwahrscheinlichkeitsdekodierung oder dynamische Vorwärtsprogrammierung bekannt) ist die gebräuchlichste Art, Faltungscodes unter Verwendung einer asymptotisch optimalen Decodierungstechnik zu decodieren. In seiner Grundform ist die Viterbi-Decodierung ein effizienter, rekursiver Algorithmus, der eine optimale erschöpfende Suche durchführt. Ein Faltungsencoder und ein Viterbi-Decoder werden typischerweise zusammen verwendet, um eine Fehlerkorrektur über einen verrauschten Kanal bereitzustellen. Beispiel, ein Kommunikationskanal.

Funktionsmerkmale

Funktionen des Viterbi Intel FPGA IP Core umfassen:

  • Hochgeschwindigkeits-Parallelarchitektur mit
  • Leistung von über 240 Mbit/s
  • Vollparallelbetrieb
  • Verbesserte Blockdecodierung und kontinuierliche Decodierung
  • Niedrige Geschwindigkeit bis mittlere Geschwindigkeit, Hybrid-Architektur
  • Konfigurierbare Anzahl von ACS (Add, Compare and Select)-Einheiten
  • Speicherbasierte Architektur
  • Breites Spektrum von Leistung und Logikbereich
  • Vollständig parametrierter Viterbi Decoder, einschließlich:
  • Anzahl der codierten Bits
  • Beschränkungslänge
  • Anzahl der weichen Bits
  • Traceback-Länge
  • Polynomial für jedes codierte Bit
  • Variable Beschränkungslänge
  • Support für Modulation
  • Trelliscodierte Modulation (TCM) Option
  • Simulation und Verifizierung
  • VHDL Testbenches zur Verifizierung des Decoders
  • Funktionale Simulationsmodelle für Intellectual Property (IP) Funktion für den Einsatz in von Intel FPGA unterstützten VHDL- und Verilog HDL-Simulatoren
  • Schnittstellen und Tools
  • Avalon® Streaming Schnittstellen
  • DSP-Builder für Intel FPGAs