Siemens EDA* AXI Verifizierung IP Suite

Die Siemens EDA AXI Verifizierung IP Suite (Intel FPGA Edition) bietet Busfunktionsmodelle (BFMs) zur Simulation des Verhaltens und zur Erleichterung der Verifizierung von geistigem Eigentum (IP), die mit dem Advanced Microcontroller Bus Architecture Advanced eXtensible Interface (AMBA* AXI*) Protokoll konform ist, mit Einschränkungen zur Vereinfachung der Anwendungsprogrammschnittstelle (API) für Sie.

Siemens EDA* AXI Verifizierung IP Suite

Die Siemens EDA AXI Verifizierung IP Suite (Intel® FPGA Edition) enthält die folgenden BFMs:

Siemens EDA AXI4 BFM (Intel® FPGA Edition) mit Master-, Slave- und Inline-Monitor-Schnittstellen
AXI4-Lite mit Master-, Slave- und Inline-Monitor-BFMs
AXI4-Stream mit Master-, Slave- und Inline-Monitor-BFMs

Funktionsmerkmale

Bietet Verilog aufgaben-basierte API
Funktioniert in Siemens EDA-, Cadence*- und Synopsys*-Simulatoren
Beschleunigt den Verifizierungsprozess durch Bereitstellung von Schlüsselkomponenten der Verifizierungs-Testbench
Bietet BFM Komponenten, die das AMBA AXI Protokoll implementieren und als Referenz für das Protokoll dienen
Bietet eine umfassende Suite von konfigurierbarer Aussagenüberprüfung innerhalb jedes BFM
Bietet volle Lizenzen ohne zusätzliche Kosten, als Teil der IP Base Suite, wenn Sie Intel® Quartus® Prime Standard Software abonnieren.
Ermöglicht den Kauf von Lizenzen für die Siemens EDA Verifizierung IP Suite oder als Teil der IP Base Suite, wenn mehr als ein Arbeitsplatz erforderlich ist oder wenn Sie die Intel Quartus Prime Lite Edition-Software verwenden.

Implementierung

Alle Master-, Slave- und Inline-Monitor-BFM-Komponenten der Siemens EDA AXI Verification IP Suite (Intel® FPGA Edition) sind in SystemVerilog implementiert. Ebenfalls enthalten sind Wrapper-Komponenten, damit die BFMs in VHDL-Verifizierungsumgebungen mit Simulatoren verwendet werden können, die Mischsprachensimulation unterstützen.

Application Programming Interface

Die Siemens EDA AXI Verifizierung IP Suite (Intel® FPGA Edition) bietet Ihnen eine Reihe von APIs für jedes BFM, mit denen Sie Signale in allen BFM-Komponenten erstellen, instanziieren, steuern und abfragen können. Ihre Testprogramme müssen nur diese öffentlichen Zugangsmethoden und -ereignisse verwenden, um mit jedem BFM zu kommunizieren.

Das Testprogramm führt den Stimulus für das Design unter Test (DUTs) und bestimmt, ob das Verhalten der DUTs korrekt ist durch die Analyse der Antworten. Die BFMs übersetzen das Testprogramm-Stimuli und schaffen die Signalisierung für das AMBA AXI Protokoll. Die BFMs prüfen auch die Protokollkonformität, indem sie eine Assertion auslösen, wenn ein Protokollfehler beobachtet wird.

Links zum Thema

Dokumentation

Weitere Ressourcen

Finden Sie den richtigen Altera® FPGA IP-Core für Ihre Anforderungen.

Für technischen Support zu diesem IP-Core besuchen Sie bitte Support-Ressourcen oder Intel® Premium-Support. Außerdem können Sie in dieser Funktion im Wissenscenter und in den Communities nach verwandten Themen suchen.

Bewertungsmodus und Informationen für den Kauf von Altera® FPGA IP-Cores.

Kostenlose Lizenzen für Altera® FPGA IP-Cores mit einer aktiven Lizenz für Quartus® Prime Standard oder Pro Edition Software.

Designbeispiele und Referenzdesigns für Altera® FPGA-Geräte herunterladen.

Kontaktieren Sie den Vertrieb, wenn Sie Anforderungen an die Entwicklung und Beschleunigung von Altera® FPGA-Produkten haben.

Mehr anzeigen Weniger anzeigen

Produkte vergleichen

Wählen Sie Ihre Sprache aus

Suche auf Intel.com nutzen

Direktlinks

Kürzlich durchgeführte Suchen

Erweiterte Suche

Nur darin suchen

Siemens EDA* AXI Verifizierung IP Suite