Stratix® V GX Signalintegrität-Entwicklungskit

Das Stratix® V GX Transceiver Signalintegritäts (SI)-Entwicklungskit bietet eine Plattform für elektrische Konformitätstests und Interoperabilitätsanalysen. Die Zugänglichkeit zu mehreren Kanälen ermöglicht eine realitätsnahe Analyse, wie sie im System implementiert ist, wobei Transceiver-Kanäle über SMA und gängige Backplane-Anschlüsse verfügbar sind. Mit diesem Entwicklungskit können Sie die folgenden Aufgaben ausführen:

• Bewerten Sie die Transceiver-Link-Leistung von 600 Mbit/s bis 12,5 Gbit/s
• Erzeugen und Prüfen von Pseudo-Zufalls-Binärsequenz-Mustern (PRBS) über eine einfach zu verwendende GUI (erfordert nicht die Intel® Quartus® Prime-Software)
• Greifen Sie auf die erweiterte Entzerrung zu, um die Verbindungseinstellungen für eine optimale Bitfehlerrate (BER) fein abzustimmen
• Jitter-Analyse durchführen
• Überprüfen Sie die Konformität des physischen Datenträgeranschlusses (PMA) mit 10GbE, 10GBASE-KR, PCI Express* (PCIe) (Gen1, Gen2 und Gen3), Serial RapidIO*, Gigabit Ethernet, 10-Gigabit Ethernet XAUI, Common Electrical I/O (CEI) 6G, CEI-11G, hochauflösende serielle digitale Schnittstelle (HD-SDI), Interlaken und andere wichtige Standards.
• Verwenden Sie die integrierten Hochgeschwindigkeits-Backplane-Anschlüsse, um die Leistung der benutzerdefinierten Backplane und den Link-BER zu bewerten

Hinweis:

Der Käufer bestätigt, dass er ein Produktentwickler, Softwareentwickler oder Systemintegrator ist, und erkennt an, dass es sich bei diesem Produkt um ein Evaluierungskit handelt, das nicht von der FCC autorisiert ist, ausschließlich zur Evaluierung und Softwareentwicklung zur Verfügung gestellt wird und nicht weiterverkauft werden darf.

Inhalt des Entwicklungskits

Das Transceiver SI Entwicklungskit, Stratix® V GX Edition hat die folgenden Funktionen:

• Stratix® V GX Entwicklungsboard
  
• Vorgestelltes Gerät
• 5SGXEA7N2F40C2N
• Konfigurationsstatus und Prüfelemente
• JTAG
• On-board Intel® FPGA Download Cable
• Schnelle passiv parallele (FPP) Konfiguration über MAX® II Gerät und Flash-Speicher
• Speicherung von zwei Konfigurationsdateien
• Temperaturmessschaltung (Chip- und Umgebungstemperatur)
• Taktung
• 50 MHz, 125 MHz, programmable oscillators (preset values: 624 MHz, 644.5 MHz, 706.25 MHz, and 875 MHz)
• SMA-Anschlüsse zur Versorgung eines externen Differenztakts zum Transceiver-Referenztakt
• SMA-Anschlüsse zur Versorgung der FPGA-Fabric mit einem externen Differenztakt
• SMA-Anschlüsse zur Ausgabe eines Differenztakts über den Phasenregelkreis (Phase-Locked Loop; PLL)-Ausgangspin des FPGA
• Allgemeine Benutzereingabe/-ausgabe
• 10-/100-/1000-Mbps Ethernet PHY (SGMII) mit RJ-45 (Kupfer) Anschluss
• 16x2 Character LCD
• Ein DIP-Schalter mit 8 Positionen
• Acht Benutzer-LEDs
• Vier Benutzertasten
• Arbeitsspeichergeräte
• 128 Megabyte (MB) Sync-Flash-Speicher (hauptsächlich zum Speichern von FPGA-Konfigurationen)
• Serielle Hochgeschwindigkeitsschnittstellen
• Sieben Vollduplex-Transceiver-Kanäle, die auf SMA-Anschlüsse geroutet sind
• Kurze Leiterbahn auf einem Mikrostreifen
• Sechs Streifenleitungskanäle mit allen Leiterbahnlängen werden kanalübergreifend abgeglichen
• 21 Vollduplex-Transceiver-Kanäle, die zum Backplane-Anschluss geführt werden
• Sieben Kanäle zum Molex* Impact*-Anschluss
• Sieben Kanäle zu Amphenol* XCedee*
• Sieben Kanäle zum Footprint von Tyco Strada* Whisper* (Anschluss ist nicht bestückt)
• Leistungsaufnahme
• Laptop DC Eingang
• Spannungs-Margining
• Stratix® V GX Transceiver SI Entwicklungskit Software-Inhalt
• Intels komplette Design Suite (Download im Downloadcenter für FPGAs)
• Intel® Quartus® Prime-Software enthält Support für Stratix® V FPGAs
• 1-Jahres-Lizenz enthalten
• Nios® II Embedded Design Suite
• Intel® FPGA-IP(Intellectual Property)-Bibliothek umfasst PCIe, Triple-Speed Ethernet, Serial Digital Interface (SDI) und DDR3 SDRAM High-Performance Controller Intel® FPGA IP Cores
• IP-Bewertung über den Intel® FPGA IP Evaluation Mode verfügbar
• Board Update Portal
• Mit Nios® II Prozessor Webserver und Remote System Update
• GUI-basiertes Board-Test-System
• Schnittstellen zum PC über JTAG
• Vom Benutzer steuerbare PMA-Einstellungen (Preemphasis, Entzerrung usw.)
• Statusangaben (Fehler, BER usw.)
• Vollständige Dokumentation
• Benutzerhandbuch
• Referenzhandbuch
• Schaltpläne und Layout-Design-Dateien