Stratix® V GX 100G Entwicklungskit

100G Entwicklungskit, Stratix® V GX Edition ermöglicht eine gründliche Bewertung von 100G Designs.

Stratix® V GX 100G Entwicklungskit

100G Entwicklungskit, Stratix® V GX Edition ermöglicht eine gründliche Bewertung von 100G-Designs, indem es Ihnen Folgendes ermöglicht:

  • Unterstützt 10G/40G- und 100G-Leitungsschnittstellen durch optische Module.
  • Unterstützt Anwendungen, die externe Speicherschnittstellen erfordern, durch 6x32-Bit-DDR3- und 1x36- und 1x18-Bit-QDRII BL2-Speicherbänke.
  • Verwenden Sie systemseitige Schnittstellen über zwei Paare von FCI AirMax-Anschlüssen
  • Komplette leitungsseitige (optische Module) bis systemseitige (AirMax-Anschluss) Datenpfadanalyse.
  • Bewerten Sie die Transceiver-Leistung bis zu 12,5 Gbit/s.
  • Überprüfen Sie die Konformität des physischen Datenträgeranschlusses (PMA) mit 10G/40G/100G Ethernet, Interlaken, CEI-6G/11G und anderen wichtigen Standards.
  • Überprüfen Sie die Interoperabilität zwischen optischen Modulen wie SFP, SFP+, QSFP und CFP.

Tabelle 1: 100G Entwicklungskit, Stratix® V GX Edition Bestellinformationen

Bestellcode Preis Bestellinformationen
DK-100G-5SGXEA7N

24.995 USD

In Nordamerika, rufen Sie 1-888-800-0631 an, oder kontaktieren Sie Ihren lokalen Händler.

Für internationale Verkäufe wenden Sie sich an Ihren lokalen Händler.

Hinweis:

Der Käufer bestätigt, dass er ein Produktentwickler, Softwareentwickler oder Systemintegrator ist, und erkennt an, dass es sich bei diesem Produkt um ein Evaluierungskit handelt, das nicht von der FCC autorisiert ist, ausschließlich zur Evaluierung und Softwareentwicklung zur Verfügung gestellt wird und nicht weiterverkauft werden darf.

Inhalt des Entwicklungskits

Das 100G Entwicklungskit, Stratix® V GX Edition hat folgende Funktionen:

  • Stratix® V GX Entwicklungsboard
  • Vorgestellte Geräte: 5SGXEA7N2F45C2N
  • EPM2210F324C3N, MAX® II 324-polige CPLD
  • FPGA Konfiguration
  • Schnelle passiv parallele (FPP) Konfiguration
  • 1-Gb Flash-Speicher für zwei Konfigurationsbilder (Fabrik und Benutzer)
  • On-board USB-Blaster™ II Kabel zur Verwendung mit Intel® Quartus® Prime Programmer, Nios® II Software und Systemkonsole
  • JTAG Header für externe USB-Blaster Kabel
  • Arbeitsspeicher
  • Zwölf 2-Gb DDR3 SDRAM
  • Zwei 72-Mb QDR II SRAM
  • Allgemeine Benutzereingabe/-ausgabe
  • Vier Benutzer-Drucktasten
  • Zwei DIP-Schalter
  • Acht Benutzer-LEDs
  • Zweizeilige Character LCD
  • Zehn Konfigurationsstatus-LEDs
  • Komponenten und Schnittstellen
  • 10/100/1000 Ethernet PHY und RJ-45 Buchse
  • 48 Transceiver-Kanäle
  • Zwei Kanäle für SMA-Schnittstelle
  • Vier Kanäle für SFP+-Schnittstelle
  • Acht Kanäle für QSFP-Schnittstelle
  • 10 Kanäle für CFP-Schnittstelle
  • 24 Kanäle für Interlaken-Schnittstelle
  • Temperaturmessschaltung
  • Düsentemperatur
  • Leistungsaufnahme
  • 19-V DC Eingang
  • 2,5-mm-Audiobuchse für DC-Eingangsbereich
  • Schiebeschalter zum Ein/Ausschalten
  • On-board Leistungsmessschaltung
  • Intel® Quartus® Prime-Designsoftware, Entwicklungskit Edition (DKE)
  • Lizenz zur Verwendung der Gesamtversion von Intel® Quartus® Prime Design Software für ein Jahr.

Tabelle 2: Infomaterial für das 100G Entwicklungskit, Stratix® V GT Edition

Dokument

Beschreibung

Version

Benutzerhandbuch (PDF) >

Informationen zum Einrichten des 100G Entwicklungskit und zur Verwendung der enthaltenen Software.

11.1

Referenzhandbuch (PDF) >

Detaillierte Informationen über die Komponenten und Schnittstellen.

11.1

Kit-Installation › (Für Boards mit ES Silizium)

Vollständige Installation aller im Entwicklungskit enthaltenen Dateien, einschließlich Referenzhandbuch, Benutzerhandbuch, Kurzanleitung, Stückliste, Layout, PCB, Schaltpläne, Board Update Portal-Beispieldatei usw.

11.1

Kit-Installation ›

Vollständige Installation aller im Entwicklungskit enthaltenen Dateien, einschließlich Referenzhandbuch, Benutzerhandbuch, Kurzanleitung, Stückliste, Layout, PCB, Schaltpläne, Board Update Portal-Beispieldatei usw.

12