Stratix® V GT Transceiver-Signalintegrität Entwicklungskits

Mit diesem Entwicklungskit können Sie die folgenden Aufgaben ausführen:

• Bewerten Sie die Transceiver-Link-Leistung bis zu 25,7 Gbit/s
• Erzeugen und Prüfen von Pseudo-Zufalls-Binärsequenz-Mustern (PRBS) über eine einfach zu verwendende GUI (erfordert nicht die Intel® Quartus® Prime-Designsoftware)
• Greifen Sie auf die erweiterte Entzerrung zu, um die Verbindungseinstellungen für eine optimale Bitfehlerrate (BER) fein abzustimmen
• Jitter-Analyse durchführen
• Überprüfen Sie die Interoperabilität des Physical Media Attachment (PMA) mit Stratix® V GT FPGAs für gezielte Protokolle wie CEI-25/28G, CEI-11G, PCI Express* (PCIe) Gen 3.0, 10GBASE-KR, 10 Gigabit Ethernet, XAUI, CEI -6G, Serial RapidIO®, HD-SDI und andere
• Verwenden Sie die integrierten Hochgeschwindigkeits-Backplane-Anschlüsse, um die Leistung der benutzerdefinierten Backplane und den Link-BER zu bewerten

Hinweis:

Der Käufer bestätigt, dass er ein Produktentwickler, Softwareentwickler oder Systemintegrator ist, und erkennt an, dass es sich bei diesem Produkt um ein Evaluierungskit handelt, das nicht von der FCC autorisiert ist, ausschließlich zur Evaluierung und Softwareentwicklung zur Verfügung gestellt wird und nicht weiterverkauft werden darf.

Inhalt des Entwicklungskits

Das Transceiver SI Development Kit, Stratix® V GT Edition hat die folgenden Funktionen:

• Stratix® V GT Entwicklungsboard
• Vorgestelltes Gerät
• 5SGTMC7K3F40C2N
• Konfigurationsstatus und Prüfelemente
• JTAG
• On-board USB-BlasterTM
• Schnelle passiv parallele (FPP) Konfiguration über MAX® II Gerät und Flash-Speicher
• Speicherung von zwei Konfigurationsdateien
• Temperaturmessschaltung (Chip- und Umgebungstemperatur)
• Taktung
• 50 MHz, 125 MHz, programmable oscillators (preset values: 624 MHz, 644.5 MHz, 706.25 MHz, and 875 MHz)
• SMA-Anschlüsse zur Versorgung eines externen Differenztakts zum Transceiver-Referenztakt
• SMA-Anschlüsse zur Versorgung der FPGA-Fabric mit einem externen Differenztakt
• SMA-Anschlüsse zur Ausgabe eines Differenztakts über den Phasenregelkreis (Phase-Locked Loop; PLL)-Ausgangspin des FPGA
• Allgemeine Benutzereingabe/-ausgabe
• 10-/100-/1000-Mbps Ethernet PHY (SGMII) mit RJ-45 (Kupfer) Anschluss
• 16x2 Character LCD
• Ein DIP-Schalter mit 8 Positionen
• Acht Benutzer-LEDs
• Vier Benutzertasten
• Arbeitsspeichergeräte
• 128 Megabyte (MB) Sync-Flash-Speicher (hauptsächlich zum Speichern von FPGA-Konfigurationen)
• Serielle Hochgeschwindigkeitsschnittstellen
• Vier Vollduplex-GTB (28,05 Gbit/s) Transceiver-Kanäle, die an MMPX-Anschlüsse geroutet sind
• Sieben Vollduplex-GXB-Transceiver-Kanäle (12,5 Gbit/s), die an SMA-Anschlüsse geroutet sind
• Kurze Leiterbahn auf einem Mikrostreifen
• Sechs Streifenleitungskanäle mit allen Leiterbahnlängen werden kanalübergreifend abgeglichen
• 21 Vollduplex-GXB-Transceiver-Kanäle, die zum Backplane-Anschluss geführt werden
• Sieben Kanäle zum Molex® Impact® Anschluss
• Sieben Kanäle zu Amphenol® XCede®
• Sieben Kanäle zum Footprint von Tyco Strada® Whisper® (Anschluss ist nicht bestückt)
• Leistungsaufnahme
• Laptop DC Eingang
• Spannungs-Margining
• Stratix® V GT Transceiver SI Development Kit Software-Inhalt
• Intel® FPGAs komplette Design Suite (Download im Intel® FPGA Downloadcenter)
• Intel® Quartus® Prime Design Software enthält Support für Stratix® V FPGAs
• 1-Jahres-Lizenz enthalten
• Nios® II Embedded Design Suite
• Die MegaCore®-Bibliothek für geistiges Eigentum (IP) umfasst PCIe, Triple-Speed-Ethernet, serielle digitale Schnittstelle (SDI) und DDR3-SDRAM-Hochleistungscontroller MegaCore-IP-Cores
• IP-Bewertung über OpenCore Plus verfügbar
• Board Update Portal
• Mit Nios II-Webserver und Remote-Systemupdate
• GUI-basiertes Board-Test-System
• Schnittstellen zum PC über JTAG
• Vom Benutzer steuerbare PMA-Einstellungen (Preemphasis, Entzerrung usw.)
• Statusangaben (Fehler, BER usw.)
• Vollständige Dokumentation
• Benutzerhandbuch
• Referenzhandbuch
• Schaltpläne und Layout-Design-Dateien