Arria® V GX FPGA Starter Kit

Das Arria® V GX FPGA Starter Kit stellt eine komplette Designumgebung zur Verfügung, die alle Hardware und Software enthält, die Sie benötigen, um sofort kostensensitive FPGA-Anwendungen zu entwickeln. Das Entwicklungskit enthält folgende Funktionen:

• Arria® V GX FPGA-360KLE, F1152-Gehäuse, 24X6.5G XCVRs, Geschwindigkeitsklasse C5
  
• Ein E/A-Erweiterungssteckplatz-ein High-Speed Mezzanine Card (HSMC)-Anschluss
• 256 MB SDRAM Speicher
• Anschlüsse für High-Definition Multimedia Interface (HDMI) und Serial Digital Interface (SDI)
• SMAs

Hinweis:

Der Käufer bestätigt, dass er ein Produktentwickler, Softwareentwickler oder Systemintegrator ist, und erkennt an, dass es sich bei diesem Produkt um ein Evaluierungskit handelt, das nicht von der FCC autorisiert ist, ausschließlich zur Evaluierung und Softwareentwicklung zur Verfügung gestellt wird und nicht weiterverkauft werden darf.

Starter Kit Inhalte

• Das Arria® V GX FPGA Starter Kit hat folgende Eigenschaften:
  
• Arria® V GX FPGA Entwicklungsboard
• FPGA: Arria® V GX 5AGXFB3H4F35C4N
• System Controller: MAX® V 5M2210ZF256C4N Gerät
• Netzmonitor GUI
• Einzelner Analog-Digital-Wandler (ADC), acht Kanäle
• Nicht isolierte Stromschiene
• Schneller passiver paralleler (FPP) x16-Modus durch parallelen Flash-Loader (PFL)
• Steuer- und Statusregister
• Embedded USB-Blaster^TM II: MAX® II EPM570GM100C4N Gerät
• HDMI 1.3 TX
• x4 XCVR, 2,7 Gbps (max. durch Level Shifter) und 270 MHz TX-Takt HDMI TX-Anschluss
• STMicroelectronics HDMI Level-Shifter STHDLS101T
• Pegelverschiebung XCVR PCML 1,5V <-> TMDS-Pegel
• DDC und HPD <-> HDMI-konforme Ebene
• Datenkanal mit bis zu 2,7 Gbit/s; kompatibel mit HDMI 1.3
• Taktkanal mit bis zu 270 MHz; ausreichend für eine Datenrate von 2,7 Gbit/s
• HDMI-Spezifikation: Taktperiode = 10-x UI
• SDI 3G
• x1 XCVR TX/RX Loopback
• x2 KMU Anschlüsse und Kabel (Kabel nicht im Kit enthalten)
• Bis zu 2,97 Gbit/s
• Verwendet National Semiconductor Treiber/Empfänger LMH0384SQ/LMH0303SQx
• Erfordert 148,5 MHz und 148,35 MHz am XCVR-Refclk zur Unterstützung des US- bzw. EU-Standards
• Verwendung des VCXO zur Feinabstimmung und Anpassung an die wiederhergestellte CDR-Frequenz
• HSMC
• x8 XCVR bis zu 6,375 Gbit/s
• Nicht konform mit PCI Express* (PCIe) HIP-Pinbelegung
• x4 CMOS
• x8 TX- und x9 RX-Differenzialschnittstelle mit dedizierten TX/RX-Kanälen
• x2 Niederspannungs-Differentialsignalisierung VDS) Takt in
• x2 Differentialtaktausgang
• I2C
• JTAG
• Minimale Stromunterstützung
• 2A @ 3,3 V
• 1A @ 12 V
• Dedizierter Taktbereich vom Si 5338 Taktgenerator für xcvr refclk
• HSMC-Loopback mit BTS-GUI
• SMA
• 1x XCVR TX/RX-Kanal
• 1x LVPECL-Takteingang
• 1X LVPECL-Taktausgang
• Dedizierter Taktbereich vom Si 5338 Taktgenerator für xcvr refclk
• DDR3 SDRAM x32
• Micron MT41J64M16LA-15E DDR3 SDRAM 8MX16X8
• Zwei Geräte: 2 x16 Breite = x32
• BTS DDR3 SDRAM GUI mit Uniphy und Hochleistungs-Controller II (HP)
• SSRAM
• 512k x36, 18 Mb ISSI IS61VPS51236A
• Gemeinsame Adresse oder Daten mit Flash
• Benutzer IO
• LCD Character
• x4 DIP-Schalter
• x3 PB
• x4 LED
• Konfiguration
• FPP x16 Modus
• Dual Flash 512Mbit Numonyx PC28F512P30BF (52 MHz f_MAX)
• JTAG Header
• Embedded USB Blaster II
• Cypress Microcontroller CY7C68013A als USB PHY 2.0
• MAX® II Gerät
• Ethernet
• 10/100/1000 Base-T
• RJ-45 Stecker, on-board LED für Verbindungsstatus
• Marvell Ethernet PHY 88E1111
• Benötigt 50 MHz Takt von CLKIN