Arria® V GX FPGA Entwicklungskits

Das Arria® V GT FPGA Entwicklungskit stellt eine komplette Design-Umgebung zur Verfügung, die die gesamte Hardware und Software enthält, die Sie benötigen, um vollständige FPGA-Designs zu entwickeln und diese in einer Systemumgebung zu testen. Das Entwicklungskit enthält die folgenden Funktionsmerkmale:

• Zwei FPGAs für das Design auf Systemebene
• Arria® V GT FPGA: 504K Logikelemente (LEs), F1517-Gehäuse, 36 6G-Transceiver und I3-Geschwindigkeitsklasse
  
• Drei E/A-Erweiterungssteckplätze: zwei Hochgeschwindigkeits-Mezzanine-Karten (HSMCs) und eine FPGA-Mezzanine-Karte (FMC)
  
• 2 GB DDR3 SDRAM-Speicher, 4,5 MB QDR II+-Speicher und 1 GB Flash-Speicher
  
• Zwei SFP+ Verbindungen
  
• SMAs und die neuen Samtec Bull's Eye Steckverbinder
  
• Möglichkeit zur Messung einzelner Stromschienen auf jedem Chip
  

Inhalt des Entwicklungskits

Das Arria® V FPGA Entwicklungskit enthält folgende Funktionen:

• Arria® V GT FPGA Entwicklungsboard
• Einheit 1: Arria® V FPGA: 5AGTFD7K3F40I3N
  
• Arbeitsspeicher
  
• 1.152 MB x72 DDR3 SDRAM
  
• 4,5 MB (1 MB x 36) QDR II+ SRAM
  
• 1 GB Synchron-Flash (x16)
  
• Kommunikationsports
• PCI Express* (PCIe) x8 Edge Stecker
  
• HSMC Port A (acht Transceiver Kanäle)
  
• USB 2.0
  
• GBPS Ethernet
  
• Chip-to-Chip-Brücke mit 29 LVDS-Eingängen und 29 LVDS-Ausgängen sowie x8-Transceivern
  
• Zwei SFP+ Kanal
  
• Bull's Eye-Anschluss (drei 10-Gbit/s-Transceiver-Kanäle)
  
• SMA-Anschluss (ein 10-Gbit/s-Transceiver-Kanal)
  
• Konfiguration
• JTAG
  
• Schnelles passives paralleles (FPP) paralleles Flash-Ladegerät (PFL)
  
• Tasten, Schalter, LEDs und Anzeigen
• Ein CPU-Reset-Taster
  
• Drei Drucktasten für den Benutzer
  
• Acht DIP-Schalter (Dual In-Line Package)
  
• 16 Benutzer-LEDs (acht zweifarbige Dioden)
  
• Drei PCIe LEDs
  
• Drei HSMA-Status-LEDs
  
• 16x2 Character LCD
  
• Einheit 2: Arria® GT FPGA: 5AGTFD7K3F40I3N
• Arbeitsspeicher
  
• x64 DDR3 SDRAM Soft-Controller (oder x32 Hard-Controller für geistiges Eigentum (IP))
  
• Kommunikationsports
• HSMC-Anschluss B (vier Transceiver-Kanäle)
  
• FMC-Anschluss (Zehn Transceiver-Kanäle)
  
• Chip-to-Chip-Brücke mit 29 LVDS-Eingängen und 29 LVDS-Ausgängen sowie x8-Transceivern
  
• Ein serieller digitaler Schnittstellenkanal (SDI)
  
• Bull's Eye-Anschluss (ein 6-Gbit/s-Transceiver-Kanal)
  
• Bull's Eye-Anschluss (Ein 10-Gbit/s-Transceiver-Kanal)
  
• SMA-Anschluss (ein 10-Gbit/s-Transceiver-Kanal)
  
• Konfiguration
• JTAG
  
• FPP PFL
  
• Tasten, Schalter, LEDs und Anzeigen
• Ein CPU-Reset-Taster
  
• Drei Drucktasten für den Benutzer
  
• Acht DIP-Schalter
  
• 16 Benutzer-LEDs (acht zweifarbige Dioden)
  
• Verschiedenes
• EPM2210GF324 System Controller
  
• EPM570GM100 mit integriertem Intel® Arria® Download-Kabel II
  
• Clocking
• 50 MHz und 148,5 MHz Oszillator
  
• 100 MHz und vier programmierbare Oszillatoren mit 4 Ausgängen
  
• SMA Input (LVPECL)
  
• Leistungsaufnahme
• Laptop DC Eingang
  
• PCIe Edge Anschluss
  
• Systemüberwachung
• Energie (Spannung, Strom und Watt) - pro Gerät und Schiene
  
• Loopback und Debuggen von HSMC-Karten
• Samtec's Bull's Eye Bausatz
  
• Netzadapter und Kabel
  
• Arria® V GT FPGA Development Kit Softwareinhalt
  
• Vollständige Dokumentation
  
• Benutzerhandbuch
  
• Referenzhandbuch
  
• Schaltpläne und Layout-Design-Dateien
  
• GUI-basiertes Board-Test-System
• Beinhaltet komplette Intel® Quartus® Prime Softwareprojekte mit Open Source Register Transfer Level (RTL)
  
• Board Update Portal
• Beinhaltet komplette Intel® Quartus® Prime Software-Projekte mit Open Source RTL
  
• Intel® Quartus® Prime-Software, Development Kit Edition (DKE)
• Lizenz zur Nutzung der Vollversion der Intel® Quartus® Prime Software für ein Jahr