Intel® Cyclone® 10 GX FPGA

Intel® Cyclone® 10 GX FPGAs werden als erste niedrige Bausteine in einem 20-nm-Hochleistungsprozess gefertigt und verfügen über einen Leistungsvorteil für kostensensitive Anwendungen.

Siehe auch: Intel® Cyclone® 10 GX FPGA Design-Software, DesignStore, Downloads, Community und Support

Intel® Cyclone® 10 GX FPGA

Externe Speicherschnittstellen

Intel® Cyclone® 10 GX-Bausteine stellen eine effiziente Architektur bereit, die bis zu 72 Bit breite DDR3-Speicherschnittstellen mit bis zu 1.866 Mbps ermöglicht. Damit soll eine hohe Systembandbreite innerhalb der kleinen modularen E/A-Bankstruktur unterstützt werden. Die E/As sind so konzipiert, dass sie leistungsstarke Unterstützung für bestehende und neue externe Speicherstandards bieten.

Im Vergleich zur vorherigen Generation der Cyclone® FPGAs bietet die neue Architektur und Lösung die folgenden Vorteile:

  • Vorgeschaltetes Timing in der Steuerung und von der Steuerung zum PHY
  • Einfache Pin-Platzierung

Für maximale Leistung und Flexibilität verfügt die Architektur über einen Hard Memory Controller und einen Hard PHY für die wichtigsten Schnittstellen.

  • Die Lösung verfügt über vollständig gehärtete externe Speicherschnittstellen für verschiedene Protokolle
  • Die Geräte weisen Spalten mit E/As auf, die innerhalb der Kernlogik gemischt sind, anstatt E/A-Bänke an der Geräteperipherie.
  • Ein einziger harter Nios® II Prozessor-Block kalibriert alle Speicherschnittstellen in einer E/A-Spalte
  • Die E/A-Spalten bestehen aus Gruppen von E/A-Modulen, die E/A-Bänke genannt werden.
  • Jede E/A-Bank enthält eine dedizierte Ganzzahl-PLL (IO_PLL), einen Hard-Memory-Controller und eine Delay-Locked-Schleife
  • Der PHY-Taktbaum ist im Vergleich zu Cyclone®-Geräten der vorherigen Generation kürzer und erstreckt sich nur über eine E/A-Bank

Die Nios® II Prozessorreihe umfasst zwei konfigurierbare 32-Bit Harvard-Architektur-Cores:

  • Schneller (/f-Kern): Sechsstufige Pipeline, optimiert für höchste Leistung, optionale Speicherverwaltungseinheit (MMU) oder Speicherschutzeinheit (MPU)
  • Economy (/e Kern): Optimiert für die kleinste Größe, und kostenlos erhältlich (keine Lizenz erforderlich)

Sie müssen die Leistung steigern? Kein Problem. Hardware-Beschleunigung ist so einfach wie die Verwendung der programmierbaren Logik eines FPGAs, um Aufgaben, die normalerweise in einer Anwendungssoftware implementiert sind, zu entlasten und zu beschleunigen. Erfahren Sie mehr auf der Nios® II Prozessor-Website.

Weitere Informationen über kostenlose Software-Entwicklungstools finden Sie auf der Nios® II Prozessor Design Tools Webseite.

Für Schulungen zum Nios II Prozessor besuchen Sie bitte die Intel® FPGA Technical Training Webseite.