Arria® V FPGA und SoC FPGA

Die Produktreihe Arria® V FPGA verfügt über die höchste Bandbreite und liefert die niedrigste Gesamtleistung für Anwendungen im mittleren Leistungsbereich, wie z.B. Remote-Radio-Einheiten, 10G/40G-Line-Cards und Broadcast-Studio-Ausrüstung. Es gibt fünf zielgerichtete Varianten, darunter SoC-Varianten mit einem Dual-Core ARM* Cortex*-A9 Hard Prozessor System (HPS), um Ihre Anforderungen an Leistung, Stromverbrauch und Integration optimal zu erfüllen.

Siehe auch: FPGA Design-SoftwareDesign StoreDownloadsCommunity und Support

Arria® V FPGA und SoC FPGA

Merkmal Arria® V GZ FPGA Arria® V GT FPGA Arria® V GX FPGA Arria® V ST SoC Arria® V SoC
ALMs (K) 170 190 190 174 174
DSP mit variabler Genauigkeit 1.139 1.156 1.156 1.068 1.068
M20K-Blöcke 1700 - - - -
M10K-Blöcke - 2.414 2.414 2.282 2.282
Geschwindigkeit der DDR3-Speicherschnittstelle 800 MHz 667 MHz 667 MHz 667 MHz 667 MHz
Hard Memory Controller - 4 4 4 4
Transceiver (Gbit/s) 12,5 Gbit/s 10,3125 6.5536 10,3125 6.5536
PCI Express® (PCIe*) Gen3/2/1 gehärteter IP-Block 1 - - - -
PCIe* Gen2/1 gehärtete(r) IP-Block - 2 2 2 2
Designsicherheit x x x x x
Single-Event-Upset (SEU) Abschwächung x x x x x

Funktionsmerkmale Arria® V GZ Arria® V GT Arria® V GX
Maximale Anzahl von Transceivern 36 36 36
12,5 Gbit/s Backplane-fähige Transceiver x - -
10,3125-Gbit/s-Transceiver für SFF-8431-Anwendungen x x -
6,375 Backplane-fähige Transceiver x x x
Zeitkontinuierliche lineare Entzerrung - 4-stufige lineare Entzerrung des Empfängers x - -
Entzerrung mit Entscheidungsrückkopplung - Digitaler 5-Tap-Equalizer des Empfängers x - -
Adaptive Entzerrung - Automatische Anpassung der Entzerrung x - -
Linearer Entzerrer - x x
Übertragungsentzerrung Preemphasis (4-Tap) x - -
Übertragungsentzerrung Preemphasis (3-Tap) - x x
Ringoszillator-Sende-PLLs x x x
LC-Oszillator PLLs x - -
On-Die-Instrumentierung (EyeQ-Daten-Augenüberwachung) x - -

Arria® V und Cyclone® V FPGA-Multiplikatoren im Einzelblock-Modus

Anzahl der Multiplikatoren

Multiplikator Präzision

Drei unabhängige Multiplikatoren

9x9

Zwei Multiplikatoren im Summenmodus

18 x 19

Zwei unabhängige Multiplikatoren

18 x 19

Ein unabhängiger asymmetrischer Multiplikator

18 x 36 (erfordert zusätzliche Logik außerhalb des DSP-Blocks)

Ein unabhängiger Hochpräzisionsmultiplikator

27x27

Arria® V und Cyclone® V FPGA-Multiplikatoren im Multi-Block-Modus

Typ von Multiplikatoren

Anzahl der erforderlichen Blöcke

Ein unabhängiger 36 x 36 Multiplikator

2 (erfordert zusätzliche Logik außerhalb des DSP-Blocks)

Ein unabhängiger 54 x 54 Multiplikator

4 (erfordert zusätzliche Logik außerhalb des DSP-Blocks)

Ein 18 x 18 komplexer Multiplikator

2

Ein 18 x 25 komplexer Multiplikator

4 (erfordert zusätzliche Logik außerhalb des DSP-Blocks)

Ein 18 x 36 komplexer Multiplikator

4 (erfordert zusätzliche Logik außerhalb des DSP-Blocks)

Ein 27 x 27 komplexer Multiplikator

4

Kaskaden-Bus

Alle Modi sind mit einem 64-Bit-Akkumulator ausgestattet, und jeder DSP-Block mit variabler Genauigkeit verfügt über einen 64-Bit-Kaskadenbus, der die Implementierung einer noch präziseren Signalverarbeitung durch Kaskadierung mehrerer Blöcke über einen speziellen Bus ermöglicht.

Die DSP-Architektur mit variabler Präzision behält die Abwärtskompatibilität bei. Es kann bestehende 18-Bit-DSP-Anwendungen wie High-Definition-Videoverarbeitung, digitale Auf- oder Abwärtskonvertierung und Multi-Rate-Filterung effizient unterstützen.

Gerät Bauweise Geschwindigkeitsklasse
Arria® V GZ F780, F1152, F1517 C3, C4, I3L, I4
Arria® V SX/GX/ST/GT F672, F896, F1152, F1517 C4, C5, C6, I3, I5