Intel® eASIC™ N5X Geräte

Die heute aufkommenden Innovationen in den Bereichen 5G Wireless, Cloud und Storage, KI und Edge-Anwendungen erfordern einen breiten Bereich an neuen Geräten, und eine Einheitsgröße passt nicht mehr für alle. Intel® eASIC™ N5X Bausteine verfügen über eine innovative Lösung für kundenspezifische Logik, die im 1Vergleich zu FPGAs einen bis zu 50% niedrigeren2 Kern mit niedrigeren Stückkosten bietet und im Vergleich zu zellbasierten ASICs eine schnellere Markteinführung und niedrigere einmalige Entwicklungskosten ermöglicht.3 4

Nur Intel ermöglicht das komplette Kontinuum der kundenspezifischen Logik von FPGAs, strukturierten ASICs und ASICs, um Geräte zu bauen, die auf die einzigartigen Herausforderungen der Markteinführung (TTM), der Kosten, des Stromverbrauchs, des Volumens, der Leistung und der Flexibilitätsanforderungen zugeschnitten sind.

Intel® eASIC™ N5X Geräte

Intel® eASIC™ N5X Geräteübersichtstabellen

N5X007 N5X015 N5X024 N5X047 N5X080
eCells (M) / Logik Elemente (M) 0,70 1,47 2,38 4,65 8,77
Äquivalente ASIC-Gates (M) 7 15 24 47 88
M10K-Speicher 1752 3.684 6.004 11.780 22.268
M10K-Speicher (Mbits) 17,94 37,72 61,48 120,63 228,02
128b Registerdatei 12.488 26.180 42.560 82.992 154.770
128b Registerdatei (Mbits) 1.6 3,35 5,45 10,62 19,81
Mega SRAM (MB) - - - - 8
Secure Device Manager

Sicherer Datenmanager AES-256/SHA-256 Bitstream-Verschlüsselung/Authentifizierung, ECDSA 256/384 Bootcode-Authentifizierung, Schutz vor Manipulationen, 3 unabhängige Benutzer-Root-Schlüssel.

VAB (Vendor Authenticated Boot), SDOS (Secured Data Object Storage), Zeit- und prioritätsbasierter Widerruf von Schlüsseln.
Hard Prozessor System

Quad-Core 64-Bit Arm Cortex-A53 mit bis zu 1,5 GHz, mit 32 KB Instruction/Data Cache, NEON Coprozessor, 1 MB L2 Cache, direkter Speicherzugriff (Direct Memory Access), Systemspeicher-Verwaltungseinheit, Cache-Kohärenzeinheit, Hardspeicher-Steuerungen für DDR4/LPDDR4/LPDDR4x, USB 2.0x2, 1G eMac* x3, UART x2, SPI (Serial Peripheral Interface) x4, I2C x5, 7 x Allzweck-Timer, 4X Watchdog-Timer.

 -
SoC IO EMIF* / Pin Mux / Dediziert 140 / 48 / 24 140 / 48 / 24 140 / 48 / 24 140 / 48 / 24 -
Max GPIO 416 560 682 682 1136
XCVR32 16 24 32 64 64
XCVR56 - - - - 8
Hard PCIe Gen5 x8 - - - - 8
Hard 200GbE MAC - - - - 2
Alles anzeigen Weniger anzeigen

Intel® eASIC™ N5X Beispielpaket Optionen

Pakete können je nach Anwendungsanforderungen angepasst werden, um ein FPGA zu ersetzen oder den PCB-Footprint für eine bestimmte Anwendung zu reduzieren.

Körpergröße
(mm x mm)		 Paketname N5X007 N5X015 N5X024 N5X047 N5X080
27x27 FC676, FC1085 Ja - - - -
29 x 29 FC780, FC1221 Ja Ja - - -
31 x 31 FC896 Ja Ja Ja - -
35 x 35 FC1152 Ja Ja Ja - -
40 x 40 FC1517 - Ja Ja Ja Ja
42,5 x 42,5 FC1760 - - Ja Ja Ja
45 x 45 FC1932 - - - - Ja
47,5 x 47,5 FC2205 - - - - Ja
50 x 50 FC2397 - - - - Ja
52,5x52,5 FC2601 - - - - Ja
Alles anzeigen Weniger anzeigen

Einstieg


Sind Sie an Intel® eASIC™ Geräten interessiert? Kontaktieren Sie uns, um mehr zu erfahren.

Jetzt Kontakt aufnehmen
Produkte vergleichen

Produkt- und Leistungsinformationen

1

Bis zu 50 % weniger Stromverbrauch bei gleicher Leistung im Vergleich zu FPGA – Leistungsabschätzung durch Intel am 28. Juli 2020 abgeschlossen. Der Energiebedarf wurde unter Einsatz von Intel® Quartus® Prime Design Software 20.3 für Intel® Agilex™ FPGAs und Prä-Silizium-Prognosen für N5X-Geräte geschätzt. Das FPGA-Gerät ist ein Intel® Agilex™ FPGA AGF014 und das Intel® eASIC™ N5X-Gerät ist ein N5X047. Die Logik- und Speichertaktfrequenz beträgt 500 MHz. Die Umschaltrate (Toggle Rate) steht in beiden Geräten bei 33 % für die Logik und bei 50 % für den Arbeitsspeicher.

2

Geringere Kosten pro Einheit im Vergleich zu FPGA: Die Kosten pro Einheit basieren auf äquivalenter Logik, Arbeitsspeicher, I/O und Transceiver, die unter Einsatz der gleichen Paketgröße in Intel® FPGAs und Intel® eASIC™ Geräten implementiert wurden. Ihre Kosten und Ergebnisse können variieren.

3

50 % weniger Entwicklungszeit im Vergleich zum ASIC – Entwicklungszeit im Vergleich zum zellbasierten ASIC auf ähnlichem Prozessknoten.

4

Geringere NRE und Entwicklungsressourcen: NRE und Engineering sind durch Einsatz von vordefinierten Basis-Arrays in strukturierten ASICs im Vergleich zu Standardzellen-ASICs niedriger aufgrund geringerer Anpassungen auf Maskenebene und weniger Designschritten. Ihre Kosten und Ergebnisse können variieren.

5

Die Leistung variiert je nach Verwendung, Konfiguration und anderen Faktoren. Weitere Informationen siehe www.Intel.com/PerformanceIndex.

6

Kein Produkt und keine Komponente bieten absolute Sicherheit.