Sischy Natarajan, Senior Vice President in Technology Development bei Intel Corporation, spricht in einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Pat Gelsinger, CEO von Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Pat Gelsinger, CEO von Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Pat Gelsinger, CEO von Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021 spricht Pavak S ascii, Corporate Vice President bei Intel Corporation. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Ann Kelleher, Senior Vice President und General Manager of Technology Development bei Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Ann Kelleher, Senior Vice President und General Manager of Technology Development bei Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Ann Kelleher, Senior Vice President und General Manager of Technology Development bei Intel Corporation, spricht während einer virtuellen Präsentation im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
NEWS-HIGHLIGHTS
- Roadmap für Prozess- und Verpackungsinnovationen für die nächste Produktwellenentwicklung bis 2025 und darüber hinaus.
- Zwei bahnbrechende Prozesstechnologien: Die Transistor-Architektur von Intel seit über einem Jahrzehnt und PowerVia, eine branchenweit erste Lösung für die Energieversorgung auf der Rückseite.
- Mit Foveros Omni und Foveros Direct weiterhin führende Position im Bereich fortschrittlicher 3D-Verpackungsinnovationen.
- Neue Knotenbenennung zur Schaffung konsistenter Frameworks und genauerer Sicht auf Prozessknoten für Kunden und die Branche, während Intel die Angstrom-Ära der Halbleiter miterleben kann.
- Starke Dynamik für Intel Foundry Services (IFS) mit ersten Kundenankündigungen.
SANTA CLARA, Kalifornien, 26. Juli 2021 – Intel Corporation hat heute eine der detailliertsten Roadmaps für Prozess- und Verpackungstechnik, die das Unternehmen je bereitgestellt hat, präsentiert und eine Reihe grundlegender Innovationen präsentiert, die Produkte bis 2025 und darüber hinaus unterstützen werden. Neben der Ankündigung von TransistorFET, seiner ersten neuen Transistorarchitektur seit mehr als einem Jahrzehnt, und PowerVia, einer branchenersten neuen Backside-Power-Delivery-Methode, stellte das Unternehmen seine vorgesehene rasche Einführung einer extremen Lithographie (EUV) der nächsten Generation heraus, die auch als High Numerical Aperture (High NA) EUV bezeichnet wird. Intel ist in der Lage, das erste High NA EUV Produktionstool in der Branche zu erhalten.
"Aufbauend auf Intels fraglos führender Position im Bereich Advanced Packaging beschleunigen wir unsere Innovations-Roadmap, um sicherzustellen, dass wir bis 2025 auf einem eindeutigen Weg sind, die Leistungsführerschaft zu prozessieren", sagte Intel-CEO Pat Gelsinger während des globalen "Intel Accelerated" Webcast. "Wir nutzen unsere beispiellose Innovationspipeline, um technische Fortschritte vom Transistor bis zur Systemebene zu liefern. Solange das Periodensystem nicht ausgereizt ist, werden wir unser Streben nach dem Moore'schen Gesetz und unserem Weg zur Innovation mit der Magie des Siliziums unerbittlich verfolgen."
Mehr: Prozess- und Verpackungsinnovationen (Pressekit) | "Intel Accelerated"-Webcast (Event-Livestream/Replay) | Beschleunigung der Prozessinnovation (Datenblatt) | Beschleunigung von Prozessinnovationen (Zitaten) | Intel stellt neue | für "|" von "DecoderFET" und "PowerVia Technologies" vor Intel EMIB Technology Explained (Video) | Intel Foveros-Technik erläutert (Video)
Die Branche hat schon lange erkannt, dass die Nennung eines traditionellen Nanometer-basierten Prozessknotens 1997 nicht mehr mit der tatsächlichen Metrik für Gate-Länge übereinstimmt. Heute hat Intel eine neue Benennungsstruktur für seine Prozessknoten eingeführt und ein klares und konsistentes Framework geschaffen, um Kunden eine genauere Ansicht der Prozessknoten in der gesamten Branche zu bieten. Diese Klarheit ist mit der Einführung von Intel Foundry Services wichtiger denn je. "Die heute vorgestellten Innovationen werden nicht nur Intels Produkt-Roadmap ermöglichen; sie werden auch für unsere Foundry-Kunden von entscheidender Bedeutung sein", so Gelsinger. "Das Interesse an IFS war stark und ich freue mich sehr, dass wir heute unsere ersten beiden Hauptkunden angekündigt haben. IFS geht ins Rennen!"
Intel-Techniker beschrieben die folgende Roadmap mit den neuen Knotennamen und den Innovationen, die den einzelnen Knoten ermöglichen:
- Intel 7 liefert eine Steigerung der Leistung pro Watt um ca. 10 % bis 15 % im Vergleich zu Intel 10-nm-SuperFin, basierend auf Transistoroptimierungen von Chipsfet. Intel 7 wird 2021 in Produkten wie Alder Lake für Kunden und Sapphire Rapids für das Rechenzentrum vorgestellt, die voraussichtlich im ersten Quartal 2022 in Produktion sein werden.
- Intel 4 umfasst die EUV-Lithographie voll und ganz, um mit ultrakurztem Licht unglaublich kleine Funktionen zu drucken. Mit einer Steigerung der Leistung pro Watt um ca. 20 % sowie Flächenverbesserungen wird Intel 4 in der zweiten Hälfte des Jahres 2022 für Produkte, die 2023 ausgeliefert werden, produktionsbereit sein, einschließlich Meteor Lake für Kunden und Granite Rapids für das Rechenzentrum.
- Intel 3 nutzt weitere Optimierungen von FlossFET und erhöhte EUV, um eine Steigerung der Leistung pro Watt um ca. 18 % gegenüber Intel 4 sowie zusätzliche Bereichsverbesserungen zu erzielen. Intel 3 wird in der zweiten Jahreshälfte 2023 mit der Herstellung von Produkten beginnen.
- Intel 20A läutet die Angstrom-Ära mit zwei bahnbrechenden Technologien ein: Die Technik FürcfeT und PowerVia. TransistorFET, Intels Implementierung eines Gate-All-Around-Transistors, wird die erste neue Transistorarchitektur des Unternehmens sein, seit es 2011 Auf den Weg von FinnFeT brachte. Die Technik liefert schnellere Transistorwechselgeschwindigkeiten bei gleichzeitiger Erzielung des gleichen Laufwerksstroms wie mehrere Schrauben bei kleinerem Platzbedarf. PowerVia ist Intels einzigartige branchenweit erste Implementierung der Leistungsbereitstellung auf der Rückseite und optimiert die Signalübertragung, indem energiegesteuertes Routing auf der Vorderseite des Wafers eliminiert wird. Der Hochlauf von Intel 20A wird voraussichtlich 2024 sein. Das Unternehmen ist auch über die Möglichkeit einer Partnerschaft mit Ascii-Usa mit der Intel 20A Prozesstechnik gespannt.
- 2025 und darüber hinaus: Neben Intel 20A befindet sich Intel 18A bereits Anfang 2025 in der Entwicklung mit Raffinessen für "TransistorFET", die einen weiteren großen Sprung in der Transistorleistung ermöglichen. Intel arbeitet auch an der Definition, Erstellung und Bereitstellung von High NA EUV der nächsten Generation und erwartet, das erste Produktionstool in der Branche zu erhalten. Intel arbeitet eng mit ASML zusammen, um den Erfolg dieses Branchendurchbruchs über die aktuelle Generation von EUV hinaus zu gewährleisten.
Ein Testpaket mit "Meteor Lake" mit Foveros Wafer-Ebene wird im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021 angezeigt. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Ein Test-Wafer von "Meteor Lake" Rechenkacheln für Client auf Intel 4 wird im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021 angezeigt. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Intels neue "Transistor"-Technik, die Implementierung eines Gate-All-Around-Transistors durch das Unternehmen, wird im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021 angezeigt. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Die neue PowerVia-Technik, Intels einzigartige branchenweit erste Implementierung des Backside Power Delivery Network, wird im Rahmen der Veranstaltung "Intel Accelerated" am 26. Juli 2021 angezeigt. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
Das linke Bild zeigt ein Design mit Strom- und Signalkabeln, die oben auf dem Wafer durcheinandergeschalten sind. Das Bild auf der rechten Seite zeigt die neue PowerVia-Technik, Intels einzigartige branchenweit erste Implementierung eines Energiebereitstellungsnetzwerks auf der Rückseite. PowerVia wurde am 26. Juli 2021 auf der Veranstaltung "Intel Accelerated" eingeführt. Intel stellte bei der Veranstaltung die zukünftigen Prozess- und Verpackungstechnik-Roadmaps des Unternehmens vor. (Gutschrift: Intel Corporation)
"Intel verfügt über eine lange Geschichte grundlegender Prozessinnovationen, die die Branche Sprung und Sprung nach vorn angetrieben haben", so Dr. Ann Kelleher, Senior Vice President und General Manager of Technology Development. "Wir führten den Übergang zu belastetem Silizium bei 90 nm, zu High-k-Metal-Technik bei 45 nm und zu Finnfet bei 22-nm-Technik. Mit zwei bahnbrechenden Innovationen wird Intel 20A ein weiterer Wendepunkt in der Prozesstechnik sein: "Die Technik von FpgaFET und PowerVia."
Mit Intels neuer IDM 2.0-Strategie wird die Verpackung immer wichtiger, um die Vorteile des Moore'schen Gesetzes zu realisieren. Intel kündigte an, dass AWS der erste Kunde sein wird, der IFS-Verpackungslösungen verwendet und gleichzeitig die folgenden Einblicke in die branchenführende fortschrittliche Verpackungs-Roadmap des Unternehmens bietet:
- EMIB ist weiterhin führend in der Branche als erste 2,5D-Embedded-Bridge-Lösung, mit Produkten, die seit 2017 ausgeliefert werden. Sapphire Rapids wird das erste Intel® Xeon® Rechenzentrumsprodukt sein, das im Volumen mit EMIB (Embedded Multi-Die Interconnect Bridge) versandt wird. Es wird auch das erste Gerät mit doppelter Abformgröße in der Branche sein, das fast die gleiche Leistung wie ein monolithisches Design bietet. Über Sapphire Rapids hinaus wird sich die nächste Generation von EMIB von einer 55-Mikron-Stößelung auf 45 Mikrometer bewegen.
- Foveros nutzt die Verpackungsfunktionen auf Wafer-Ebene, um eine erstklassige 3D-Stacking-Lösung zu bieten. Meteor Lake ist die zweite Generation der Implementierung von Foveros in einem Clientprodukt und verfügt über eine Unebenheit von 36 Mikrometern, Kacheln, die mehrere Technologieknoten umfassen, und einen Energiebereich für das Thermodesign von 5 bis 125 W.
- Foveros Omni setzt die nächste Generation Foveros Technologie ein, indem sie mit leistungsstarker 3D-Stacking-Technik für Die-to-Die-Interconnect und modulare Designs grenzenlose Flexibilität bietet. Foveros Omni ermöglicht die Die-Disaggregation, indem mehrere Top-Die-Tiles mit mehreren Basiskacheln über gemischte Fabrikknoten gemischt gemischt werden und wird voraussichtlich 2023 zur Volumenfertigung bereit sein.
- Foveros Direct verlagert sich auf direkte Kupfer-zu-Kupfer-Bindungen, um Verbindungen mit geringem Widerstand zu ermöglichen, und verschwommen die Grenzen zwischen dem Ende des Wafers und dem Beginn der Verpackung. Foveros Direct ermöglicht Bump-Pitches unter 10 Mikron, was eine Größensteigerung der Interconnect-Dichte für das 3D-Stacking ermöglicht und neue Konzepte für funktionelle Die-Partitionierung eröffnet, die zuvor unerreichbar waren. Foveros Direct ergänzt Foveros Omni und wird voraussichtlich 2023 bereit sein.
Die heute besprochenen Durchbrüche wurden in erster Linie in den Niederlassungen von Intel in Oregon und Arizona entwickelt, um die Rolle des Unternehmens als einziger führender Player in der Forschung und Entwicklung und Fertigung in den USA zu festigen. Darüber hinaus basieren die Innovationen auf einer engen Zusammenarbeit mit einem Technologieumfeld von Partnern in den USA und Europa. Tiefe Partnerschaften sind der Schlüssel, um grundlegende Innovationen vom Labor auf die Fertigung in hohem Umfang zu bringen. Intel verpflichtet sich zu Partnerschaften mit Regierungen, um Lieferketten zu stärken und die wirtschaftliche und nationale Sicherheit voranzutreiben.
Das Unternehmen schloss seinen Webcast, indem es weitere Details zu seiner Intel InnovatiON Veranstaltung bestätigt. Intel InnovatiON wird vom 27. bis 28. Oktober 2021 in San Francisco und online abgehalten. Weitere Informationen finden Sie auf der Intel ON-Website.
Weitere Informationen über Intels Prozess-Roadmap und die Benennung von Knoten finden Sie im Prozess-Datenblatt. Um sich eine Wiedergabe des aktuellen Webcasts anzusehen, besuchen Sie den Intel Newsroom oder intels Investor-Relations-Website.