Die LPC-Schnittstellenspezifikation (Low Pin Count) für ältere I/O-Schnittstellen erleichterte den Umstieg der Branche zu ISA-losen Systemen. Die wichtigsten Erweiterungen der Version 1.1. der LPC-Schnittstellenspezifikation sind die Einbindung von Firmware-Speicher-Zyklen und die Hinzufügung der Multibyte-Lese-Funktionalität.

Die LPC-Schnittstelle ermöglicht älteren I/O-Mainboard-Komponenten, die in der Regel in einem Super-I/O-Chip integriert sind, den Umstieg vom ISA/X-Bus zur LPC-Schnittstelle, wobei gleichzeitig vollständige Software-Kompatibilität erhalten bleibt. Die LPC-Spezifikation bietet im Vergleich zum ISA/X-Bus mehrere entscheidende Vorteile, zum Beispiel eine geringere Pin-Anzahl, die einfachere, kostengünstige Designs ermöglicht. Die LPC-Spezifikation ist für I/O-Funktionen Software-transparent und kompatibel mit bestehenden Peripheriegeräten und Anwendungen.

Die LPC-Spezifikation beschreibt Arbeitsspeicher-, I/O- und DMA-Transaktionen. Im Gegensatz zu ISA, die mit 8 MHz ausgeführt wird, wird sie die PCI-33-MHz-Taktfrequenz nutzen und mit fortgeschritteneren Halbleiterfertigungsprozessen kompatibel sein. Designer von Mobilgeräten werden ebenfalls von der geringeren Pin-Anzahl profitieren, da dieser Ansatz weniger Platz und Energie benötigt und höhere Energieeffizienz bietet. Die LPC-Spezifikation, Version 1.1. und eine entsprechende gegenseitige, gebührenfreie Patentlizenzvereinbarung können unten heruntergeladen werden.

Intel® Chipsätze: LPC-Schnittstellenspezifikation (Low Pin Count)