Agilex™ 7 FPGA – Sicheres Drive-On-Chip Designbeispiel

Dieses Design zeigt, wie die Sicherheitszertifizierung nach IEC 61508 SIL 2 und ISO 13849 Cat 3 PLd mithilfe von Agilex™ 7 SoC-Geräten erreicht werden kann. Das Design basiert auf dem vom TÜV Rheinland zugelassenen Sicherheitskonzept Intel Cyclone V SoC FPGA Cat 3 PLd und SIL 2 Altera beabsichtigt nicht, das Design zu zertifizieren. Daher wendet Altera den in IEC 61508 beschriebenen Sicherheitsentwurfsprozess nur dann an, wenn dies relevant ist. Das Design zeigt, wie Sie das Sicherheitskonzept Altera SoC, FPGA Cat 3, PL d und SIL 2 anwenden. Die Architektur basiert auf einer bestimmten Komponente des Drive-on-Chip, dem Tempolimit. Sie können das Konzept erweitern, um andere relevante physikalische und logische Variablen, die für die Sicherheit von entscheidender Bedeutung sind, zu überwachen, miteinander zu vergleichen und zu steuern.

Dieses Design demonstriert die synchrone Steuerung von bis zu zwei dreiphasigen Permanentmagnet-Synchronmotoren (PMSMs) oder bürstenlosen Gleichstrommotoren (BLDC). Das Design umfasst ein Motor- und ein Power-Board-Modell, das eine physische Motorkonfiguration überflüssig macht.

Dieses Design ist eine Erweiterung des bestehenden Drive-on-Chip Designbeispiels für Agilex™ 7 Geräte. Es enthält eine Sicherheitsfunktion, um zu demonstrieren, wie Agilex™ 7 SoC-Geräte die Sicherheitszertifizierung IEC 61508 SIL 2 oder ISO 13849 Cat 3 PL d erhalten können.

Sie benötigen ein FPGA Entwicklungskit der Agilex™ 7 F-Serie, um das Design auszuführen. Das Motor- und Leistungsmodell hilft Ihnen, das Steuerungssystem einzustellen und zu testen, bevor Sie eine physische Leistungsstufe verwenden. Das Motor- und Powerboard-Modell basiert auf der früheren Tandem Motion 48-V-Platine, die im AN 994 Drive-on-Chip-Designbeispiel für Agilex™ 7-Geräte beschrieben wird.