Cyclone® V FPGA – Vektor-Interrupt-Controller für Cyclone V SX SoC FPGAs Designbeispiel

Cyclone® V FPGA – Vektor-Interrupt-Controller für Cyclone V SX SoC FPGAs Designbeispiel

715160
12/5/2016

Einleitung

Dieses Designbeispiel zeigt, wie der Vector Interrupt Controller (VIC) im Hardwaredesign verwendet wird und wie der VIC in der Software unterstützt wird. Es sind vier Designbeispiele enthalten: VIC_Example, VIC_DaisyChain_Example, VIC_ISRnVectorTable_Example und VIC_noVIC_Example.

Design-Details

Gerätereihe

Cyclone® V FPGAs und SoC FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

16.0

IP-Cores (23)
IP-Core IP-Core – Kategorie
Nios II Gen2 Processor NiosII
IRQ Mapper QsysInterconnect
JTAG UART ConfigurationProgramming
Interval Timer Peripherals
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
On-Chip Memory (RAM or ROM) OnChipMemory
Performance Counter Unit Arithmetic
Reset Controller QsysInterconnect
Vectored Interrupt Controller QsysInterconnect
VIC CSR Block AudioVideo
VIC Priority Block AudioVideo
VIC Vector Block AudioVideo

Detaillierte Beschreibung

Bereiten Sie die Designvorlage in der GUI der Quartus Prime-Software vor (Version 14.1 und höher)


Hinweis: Nach dem Herunterladen des Designbeispiels müssen Sie die Designvorlage vorbereiten. Die heruntergeladene Datei hat die Form einer <project>.par-Datei, die eine komprimierte Version Ihrer Design-Dateien (ähnlich einer .qar-Datei) und Metadaten enthält, die das Projekt beschreiben. Die Kombination dieser Informationen macht eine <project>.par-Datei aus. In der Version 16.0 oder neuer können Sie einfach auf die Datei <project>.par doppelklicken und Quartus startet dieses Projekt.


Die zweite Möglichkeit, die Projektvorlage aufzurufen, ist der Assistent für neue Projekte (Datei -> Assistent für neue Projekte). Nachdem Sie im ersten Bereich den Projektnamen und den Ordner eingegeben haben, werden Sie im zweiten Bereich aufgefordert, ein leeres Projekt oder eine leere Projektvorlage anzugeben. Wählen Sie die Projektvorlage aus. Sie sehen eine Liste der Designvorlagen-Projekte, die Sie zuvor geladen haben, sowie verschiedene "Baseline Pinout Designs", die die Pinbelegung und Einstellungen für eine Vielzahl von Entwicklungskits enthalten. Wenn Sie Ihre Designvorlage nicht in der Liste sehen, klicken Sie auf den unten eingekreisten Link zur Installation der Designvorlagen:



Navigieren Sie zu der heruntergeladenen Datei <project>.par, klicken Sie auf Weiter, gefolgt von Fertig stellen, und Ihre Designvorlage wird installiert und im Bereich Projektnavigator in Quartus angezeigt.


Hinweis: Wenn ein Design im Design Store als Designvorlage gespeichert ist, wurde es zuvor mit der angegebenen Version der Quartus-Software einem Regressionstest unterzogen. Die Regression stellt sicher, dass die Designvorlage Analyse-/Synthese-/Anpassungs-/Montageschritte im Quartus-Design-Flow besteht.



Bereiten Sie die Designvorlage in der Befehlszeile der Quartus Prime-Software vor


Geben Sie in der Befehlszeile den folgenden Befehl ein:

quartus_sh --platform_install -package <project directory>/<project>.par


Sobald der Vorgang abgeschlossen ist, geben Sie Folgendes ein:

quartus_sh --platform -name <project>



Hinweis:

* ACDS-Version: 16.0.0 Standard


Design-Details

Gerätereihe

Cyclone® V FPGAs und SoC FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

16.0