Cyclone® V FPGA – Remote-System-Upgrade über UART basierend auf Nios® II Prozessoren mit EPCQ Designbeispiel

Cyclone® V FPGA – Remote-System-Upgrade über UART basierend auf Nios® II Prozessoren mit EPCQ Designbeispiel

714988
12/22/2016

Einleitung

Dieses Designbeispiel implementiert die grundlegenden Remote-Konfigurationsfunktionen in Nios® II prozessorbasierten Systemen mit EPCQ für Cyclone® V E FPGAs. Die UART-Schnittstelle wird verwendet, um die Remotekonfigurationsfunktionen bereitzustellen. Mit dem UART-Terminal können Sie neue FGPA-Designs sowohl für Benutzerhardware als auch für Benutzersoftware hochladen. Gleichzeitig können Sie auch über das UART-Terminal eine Rekonfiguration vom Factory-Image zum Benutzer-Image anstoßen.

Design-Details

Gerätereihe

Cyclone® V FPGAs und SoC FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

16.0

IP-Cores (29)
IP-Core IP-Core – Kategorie
Altera Serial Flash Controller Flash
Altera ASMI Parallel ConfigurationProgramming
Altera EPCQ Serial Flash controller core ConfigurationProgramming
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
JTAG UART ConfigurationProgramming
PIO (Parallel I/O) Other
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Memory-Mapped Router QsysInterconnect
Nios II Gen2 Processor NiosII
On-Chip Memory (RAM or ROM) OnChipMemory
Altera PLL ClocksPLLsResets
Altera Remote Update ConfigurationProgramming
Altera Remote Update Core ConfigurationProgramming
Reset Controller QsysInterconnect
System ID Peripheral Other
UART (RS-232 Serial Port) Other

Detaillierte Beschreibung

Bereiten Sie die Designvorlage in der GUI der Quartus Prime-Software vor (Version 14.1 und höher)


Hinweis: Nach dem Herunterladen des Designbeispiels müssen Sie die Designvorlage vorbereiten. Die heruntergeladene Datei hat die Form einer <project>.par-Datei, die eine komprimierte Version Ihrer Design-Dateien (ähnlich einer .qar-Datei) und Metadaten enthält, die das Projekt beschreiben. Die Kombination dieser Informationen macht eine <project>.par-Datei aus. In der Version 16.0 oder neuer können Sie einfach auf die Datei <project>.par doppelklicken und Quartus startet dieses Projekt.


Die zweite Möglichkeit, die Projektvorlage aufzurufen, ist der Assistent für neue Projekte (Datei -> Assistent für neue Projekte). Nachdem Sie im ersten Bereich den Projektnamen und den Ordner eingegeben haben, werden Sie im zweiten Bereich aufgefordert, ein leeres Projekt oder eine leere Projektvorlage anzugeben. Wählen Sie die Projektvorlage aus. Sie sehen eine Liste der Designvorlagen-Projekte, die Sie zuvor geladen haben, sowie verschiedene "Baseline Pinout Designs", die die Pinbelegung und Einstellungen für eine Vielzahl von Entwicklungskits enthalten. Wenn Sie Ihre Designvorlage nicht in der Liste sehen, klicken Sie auf den unten eingekreisten Link zur Installation der Designvorlagen:



Navigieren Sie zu der heruntergeladenen Datei <project>.par, klicken Sie auf Weiter, gefolgt von Fertig stellen, und Ihre Designvorlage wird installiert und im Bereich Projektnavigator in Quartus angezeigt.


Hinweis: Wenn ein Design im Design Store als Designvorlage gespeichert ist, wurde es zuvor mit der angegebenen Version der Quartus-Software einem Regressionstest unterzogen. Die Regression stellt sicher, dass die Designvorlage Analyse-/Synthese-/Anpassungs-/Montageschritte im Quartus-Design-Flow besteht.



Bereiten Sie die Designvorlage in der Befehlszeile der Quartus Prime-Software vor


Geben Sie in der Befehlszeile den folgenden Befehl ein:

quartus_sh --platform_install -package <project directory>/<project>.par


Sobald der Vorgang abgeschlossen ist, geben Sie Folgendes ein:

quartus_sh --platform -name <project>



Hinweis:

* ACDS-Version: 16.0.0 Standard


Design-Details

Gerätereihe

Cyclone® V FPGAs und SoC FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

16.0