Intel® MAX® 10 FPGA – Designbeispiel für ein 3-Port-Triple-Speed-Ethernet und einen integrierten PHY-Chip

Intel® MAX® 10 FPGA – Designbeispiel für ein 3-Port-Triple-Speed-Ethernet und einen integrierten PHY-Chip

714819
10/9/2018

Einleitung

Dieses Designbeispiel demonstriert die Triple Speed Ethernet IP-Lösung für die Intel® MAX® 10 Gerätefamilie unter Verwendung der Triple Speed Ethernet Intel FPGA IP und des Marvell 88E1111 PHY Chips im Intel MAX 10 FPGA Development Kit. Es bietet flexible Test- und Demonstrationsplattformen, auf denen Sie den Ethernet-Betrieb mithilfe von System-Loopbacks steuern, testen und überwachen können. Bei diesem Design wird der Single-Port Triple-Speed Ethernet MAC über die Reduce Gigabit Media Independent Interface (RGMII) mit dem Onboard-PHY-Chip verbunden.

Design-Details

Gerätereihe

Intel® MAX® 10 FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

18.0

IP-Cores (0)

Detaillierte Beschreibung

Bereiten Sie die Designvorlage in der GUI der Quartus Prime-Software vor (Version 14.1 und höher)


Hinweis: Nach dem Herunterladen des Designbeispiels müssen Sie die Designvorlage vorbereiten. Die heruntergeladene Datei hat die Form einer <project>.par-Datei, die eine komprimierte Version Ihrer Design-Dateien (ähnlich einer .qar-Datei) und Metadaten enthält, die das Projekt beschreiben. Die Kombination dieser Informationen macht eine <project>.par-Datei aus. In der Version 16.0 oder neuer können Sie einfach auf die Datei <project>.par doppelklicken und Quartus startet dieses Projekt.


Die zweite Möglichkeit, die Projektvorlage aufzurufen, ist der Assistent für neue Projekte (Datei -> Assistent für neue Projekte). Nachdem Sie im ersten Bereich den Projektnamen und den Ordner eingegeben haben, werden Sie im zweiten Bereich aufgefordert, ein leeres Projekt oder eine leere Projektvorlage anzugeben. Wählen Sie die Projektvorlage aus. Sie sehen eine Liste der Designvorlagen-Projekte, die Sie zuvor geladen haben, sowie verschiedene "Baseline Pinout Designs", die die Pinbelegung und Einstellungen für eine Vielzahl von Entwicklungskits enthalten. Wenn Sie Ihre Designvorlage nicht in der Liste sehen, klicken Sie auf den unten eingekreisten Link zur Installation der Designvorlagen:



Navigieren Sie zu der heruntergeladenen Datei <project>.par, klicken Sie auf Weiter, gefolgt von Fertig stellen, und Ihre Designvorlage wird installiert und im Bereich Projektnavigator in Quartus angezeigt.


Hinweis: Wenn ein Design im Design Store als Designvorlage gespeichert ist, wurde es zuvor mit der angegebenen Version der Quartus-Software einem Regressionstest unterzogen. Die Regression stellt sicher, dass die Designvorlage Analyse-/Synthese-/Anpassungs-/Montageschritte im Quartus-Design-Flow besteht.



Bereiten Sie die Designvorlage in der Befehlszeile der Quartus Prime-Software vor


Geben Sie in der Befehlszeile den folgenden Befehl ein:

quartus_sh --platform_install -package <project directory>/<project>.par


Sobald der Vorgang abgeschlossen ist, geben Sie Folgendes ein:

quartus_sh --platform -name <project>



Hinweis:

* ACDS-Version: 18.0.0 Standard


Design-Details

Gerätereihe

Intel® MAX® 10 FPGAs

Quartus Edition

Intel® Quartus® Prime Standard Edition

Quartus-Version

18.0